Bài giảng Các họ vi mạch Logic cơ bản

g……………………………………………………………..4 CÁC HỌ CỔNG LOGIC………………………………………………….10 Họ DDL (DIODE DIODE LOGIC)…………………………………….11 Họ DTL (DIODE-TRANSISTOR LOGIC) …………………………..13 Họ TTL (TRANSISTOR-TRANSISTOR LOGIC) ……………………13 Các đặc điểm của họ TTL chuẩn………………………………………..14 Họ TTL cải tiến…………………………………………………………15 TTL với ngõ ra cực thu hở (OPEN COLLECTOR OUTPUT)………....17 Họ TTL ba trạng thái (TRISTATE)…………………………………….17 Họ RTL (RESISTOR-TRANSISTOR LOGIC).……………………….18 Mạch logic MOS……………………………………………………….19 Họ CMOS……………………………………………………………….21 Cổng cơ bản NMOS………………………………….…………………26 Họ ECL (EMITTER COUPLED LOGIC)……………………………...27 Tóm tắt đặc trưng của một vài họ cổng logic…………………………...28 IC số……………………………………………………………………..29 Mức tích hợp…………………………………………………………….30 Kí hiệu vỏ của IC số…………………………………………………….30 Một số IC thường gặp…………………………………………………...31 z CÁC HỌ VI MẠCH LOGIC CƠ BẢN TỔNG QUAN Xét về cơ bản có 2 lọai thiết bị bán dẫn là lưỡng cực và đơn cực. Dựa trên các thiết bị này, các mạch tích hợp được hình thành. Các họ mạch logic lưỡng cực: Các yếu tố chính của IC lưỡng cực là điện trở, diode và BJT, hai họat động trong IC lưỡng cực là: tắt và bão hòa, các họ logic lưỡng cực: Mạch logic DDL • Mạch logic RTL • Mạch logic DCTL • Mạch logic HTL • Mạch logic TTL • Mạch logic Schottky TTL • Mạch logic ECL Các họ mạch logic đơn cực: Các thiết bị MOS là các thiết bị đơn cực và chỉ có các MOSFET được vận hành trong các mạch logic MOS, các mạch logic MOS là: • PMOS • NMOS • CMOS ĐẶC ĐIỂM CHUNG CỦA CÁC VI MẠCH SỐ Phân lọai các IC số: Loại IC Các cổng căn bản Số các linh kiện Tổ hợp quy mô nhỏ SSI Nhỏ hơn 12 Lên đến 99 Tổ hợp quy mô trung bình MSI 12-99 100-999 Tổ hợp quy mô lớn LSI 100-999 100-999 Tổ hợp quy mô rất lớn VLSI Lớn hơn 1000 Lớn hơn 10000 Các đặc trưng: Tốc độ họat động, lệ thuộc vào thời gian trễ truyền đạt. Có hai loại thời trễ truyền: Thời trễ truyền từ thấp lên cao tPLH và thời trễ truyền từ cao xuống thấp tPHL. Hai giá trị này thường khác nhau. Sự thay đổi trạng thái được xác định ở tín hiệu ra. Thí dụ tín hiệu qua một cổng đảo Tùy theo họ IC, thời trễ truyền thay đổi tử vài ns đến vài trăm ns. Thời trễ truyền càng lớn thì tốc độ làm việc của IC càng nhỏ. Tổn hao công suất (Power requirement), xác định bởi tích số nguồn cung cấp Vcc và dòng Icc (giá trị trung bình của dòng Icc mức 0 và mức 1), đơn vị mW. PD (avg) = ICC (avg) . VCC Chỉ số giá trị, xác định bởi tích số tốc độ và công suất Để đánh giá chất lượng IC, người ta dùng đại lượng tích số công suất-vận tốc đó là tích số công suất tiêu tán và thời trễ truyền. Chỉ số giá trị (pJ) = thời gian trì hoãn truyền đạt (ns) x công suất (mW). Thí dụ họ IC có thời trễ truyền là 10 ns và công suất tiêu tán trung bình là 50 mW thì tích số công suất-vận tốc là: 10 ns x 5 mW =10.10-9x5.10-3 = 50x10-12 watt-sec = 50 picojoules (pj) Chỉ số giá trị càng nhỏ càng tốt Trong quá trình phát triển của công nghệ chế tạo IC người ta luôn muốn đạt được các IC có công suất tiêu tán và thời trễ truyền càng nhỏ càng tốt. Như vậy một IC có chất lượng càng tốt khi tích số công suất-vận tốc càng nhỏ. Tuy nhiên trên thực tế hai giá trị này thay đổi theo chiều ngược với nhau, nên ta khó mà đạt được các giá trị theo ý muốn, dù sao trong quá trình phát triển của công nghệ chế tạo linh kiện điện tử trị số này luôn được cải thiện . Hệ số tải, là số cổng có thể được vận hành bởi một cổng, hệ số tải càng cao càng thuận lợi. Các tham số dòng và áp VCC: Điện thế nguồn (power supply): khoảng điện thế cho phép cấp cho IC để hoạt động tốt. Thí dụ với IC số họ TTL, VCC=5±0,5 V , họ CMOS VDD=3-15V (Người ta thường dùng ký hiệu VDD và VSS để chỉ nguồn và mass của IC họ MOS) Điện áp đầu vào ở mức cao VIH (High level input voltage) : điện áp tối thiểu mà cổng có thể nhận biết mức 1 Điện áp đầu vào ở mức thấp VIL (Low level input voltage) : điện áp tối đa mà cổng có thể nhận biết mức 0 Điện áp đầu ra ở mức cao VOH (High level output voltage) : điện áp tối thiểu tại đầu ra tương ứng mức 1 Điện áp đầu ra ở mức thấp VOL (Low level output voltage) : điện áp tối đa tại đầu ra tương ứng mức 0 Cường độ dòng điện đầu vào mức cao IIH (High level input current) : dòng tối thiểu được cung cấp tương ứng với mức 1 Cường độ dòng điện đầu vào mức thấp IIL (Low level input current) : dòng tối đa được cung cấp tương ứng với mức 0 Cường độ dòng điện đầu ra mức cao IOH (High level output current) : dòng cực đại mà ngõ ra cung cấp tương ứng với mức 1 Cường độ dòng điện đầu ra mức thấp IOH (Low level output current): dòng cực tiểu mà ngõ ra cung cấp tương ứng với mức 0 ICCH,ICCL: Dòng điện chạy qua IC khi ngõ ra lần lượt ở mức cao và thấp. Nhiễu Các tín hiệu nhiễu như tia lửa điện, cảm ứng từ có thể làm thay đổi trạng thái logic của tín hiệu do đó ảnh hưởng đến kết quả hoạt động của mạch. Tính miễn nhiễu của một mạch logic tùy thuộc khả năng dung nạp hiệu thế nhiễu của mạch và được xác định bởi lề nhiễu. Lề nhiễu có được do sự chênh lệch của các điện thế giới hạn (còn được gọi là ngưỡng logic) của mức cao và thấp giữa ngã ra và ngã vào của các cổng Tín hiệu khi vào mạch logic được xem là mức 1 khi có trị >VIH(min) và là mức 0 khi <V IL(max). Điện thế trong khoảng giữa không ứng với một mức logic nào nên gọi là vùng bất định. Do có sự khác biệt giữa VOH(min) với VIH(min) và VOL(max) với VIL(max) nên ta có 2 giá trị lề nhiễu: Lề nhiễu mức cao: VNH = VOH(min) - VIH(min) Lề nhiễu mức thấp: VNL = VIL(max) - VOL(max) Khi tín hiệu ra ở mức cao đưa vào ngã vào, bất cứ tín hiệu nhiễu nào có giá trị âm và biên độ >VNH đều làm cho điện thế ngã vào rơi vào vùng bất định và mạch không nhận ra được tín hiệu thuộc mức logic nào. Tương tự cho trường hợp ngã ra ở mức thấp tín hiệu nhiễu có trị dương biên độ >VNL sẽ đưa mạch vào trạng thái bất định. Miền nhiệt độ họat động, từ 0-700C cho các ứng dụng tiêu dùng và công nghiệp, từ 550C – 1250C cho các mục đích quân sự. Logic cấp dòng và logic nhận dòng Một mạch logic thường gồm nhiều tầng kết nối với nhau. Tầng cấp tín hiệu gọi là tầng thúc và tầng nhận tín hiệu gọi là tầng tải. Sự trao đổi dòng điện giữa hai tầng thúc và tải thể hiện bởi logic cấp dòng và logic nhận dòng. Hình (a) cho thấy hoạt động gọi là cấp dòng: Khi ngã ra mạch logic 1 ở mức cao, nó cấp dòng IIH cho ngã vào của mạch logic 2, vai trò như một tải nối mass. Ngã ra cổng 1 như là một nguồn dòng cấp cho ngã vào cổng 2 Hình (b) cho thấy hoạt động gọi là nhận dòng: Khi ngã ra mạch logic 1 ở mức thấp, nó nhận dòng IIL từ ngã vào của mạch logic 2 xem như nối với nguồn VCC. Thường dòng nhận của tầng thúc khi ở mức thấp có trị khá lớn so với dòng cấp của nó khi ở mức cao, nên người ta hay dùng trạng thái này khi cần gánh những tải tương đối nhỏ, ví dụ khi chỉ cần thúc cho một led, người ta có thể dùng mạch (Hình a) mà không thể dùng mạch (Hình b). Tính Schmitt Trigger Trong phần giới thiệu lề nhiễu, ta thấy còn một khoảng điện thế nằm giữa các ngưỡng logic, đây chính là khoảng điện thế ứng với transistor làm việc trong vùng tác động. Khoảng cách này xác định lề nhiễu và có tác dụng làm giảm độ rộng sườn xung (tức làm cho đường dốc lên và dốc xuống của tín hiệu ra dốc hơn) khi qua mạch. Lề nhiễu càng lớn khi vùng chuyển tiếp của ngã vào càng nhỏ, tín hiệu ra thay đổi trạng thái trong một khoảng thời gian càng nhỏ nên sườn xung càng dốc. Tuy nhiên vẫn còn một khoảng sườn xung nằm trong vùng chuyển tiếp nên tín hiệu ra không vuông hoàn toàn. Để cải thiện hơn nữa dạng tín hiệu ngã ra, bảo đảm tính miễn nhiễu cao, người ta chế tạo các cổng có tính trễ điện thế, được gọi là cổng Schmitt Trigger (hình a). Hình (b) mô tả mối quan hệ giữa Vout và Vin của một cổng đảo Schmitt Trigger. Ký hiệu các cổng Schmitt Trigger. Yêu cầu về nguồn Tính đa dạng, khả năng tích hợp, giá thành, chế tạo, dễ phối hợp với vi mạch công nghệ khác. CÁC HỌ CỔNG LOGIC HỌ DDL (DIODE DIODE LOGIC) Là họ cổng logic do các diode bán dẫn tạo thành. Sơ đồ cổng AND Sơ đồ cổng OR Nguyên lý hoạt động của cổng rất đơn giản. Đối với trường hợp (a) chỉ duy nhất một tổ hợp biến vào A = B = H (logic 1) làm cả hai diode D1, D2 đều bị khóa và đầu ra Y lấy mức H, nghĩa là mạch thể hiện một cổng AND. Ngược lại, đối với hình (b), chỉ duy nhất tổ hợp A = B = L mới không tạo được dòng qua các diode và sụt áp trên R1 = 0. Tương ứng, đầu ra lấy mức L. Trường hợp này mạch thể hiện một cổng OR. Ưu điểm của họ DDL: Mạch điện đơn giản, dễ tạo ra các cổng AND, OR nhiều lối vào. Ưu điểm này cho phép xâu dựng các ma trận Diode với nhiều ứng dụng khác nhau. Tần số công tác có thể đạt cao bằng cách chọn các diode chuyển mạch nhanh. Công suất tiêu thụ nhỏ. Nhược điểm Độ phòng vệ nhiễu thấp ( VRL lớn ) Hệ số ghép tải nhỏ. Để cải thiện độ phòng vệ nhiễu ta có thể ghép nối tiếp ở mạch ra một diode. Tuy nhiên, khi đó VRH cũng bị sụt đi 0,6V. HỌ DTL (DIODE-TRANSISTOR LOGIC) Bao gồm diode ở ngõ vào và transistor ở ngõ ra Ví dụ, cổng NAND DTL Ngõ ra Y kéo lên nguồn Vcc được gọi là ngõ ra kéo lên thụ động (Passive pull up) HỌ TTL (TRANSISTOR-TRANSISTOR LOGIC) Loại DTL sớm được thay thế bởi mạch TTL tức Transistor ở ngõ vào và Transistor ở ngõ ra. Ví dụ, cổng NAND TTL Lưu ý: khi các ngõ vào A,B để hở (thả nổi ngõ vào) thì không có dòng chảy ra ở A, B nên ngõ vào để hở giống như nối lên cao (logic 1) Đầu ra TTL hoạt độ__________ng như bộ thu nhận dòng ở trạng thái thấp (Q4) và cung cấp dòng ở trạng thái cao (Q3) Ngõ ra Y kéo lên Transistor nên được gọi là ngõ ra kéo lên tích cực (Active pull up) hay còn gọi là ngõ ra cột chạm (Totel pole). Với Q3 sẽ không có dòng nào truyền qua Rc khi ngõ ra ở mức thấp nên sẽ giảm bớt dòng tiêu hao trong mạch. Trong khi kiểu kéo lên thụ động sẽ làm cho Q4 dẫn một dòng khá lớn khi ngõ ra ở mức thấp Ưu điểm thứ hai của cấu hình Totem pole là khi Y ở trạng thái cao, Q3 có trở kháng đầu ra thấp nên rất thuận tiện nếu tải có tính dung C Nhược điểm của cấu hình totem pole thể hiện trong giải đoạn chuyển tiếp từ thấp lên cao. Vì Q4 tắt chậm nên khi Q4 chưa tắt mà Q3 đã dẫn, thời gian này (vài ns) cả 2 transostor đều dẫn điện nên hút một dòng tương đối lớn. CÁC ĐẶC ĐIỂM CỦA HỌ TTL CHUẨN Các IC số họ TTL được sản xuất lần đầu tiên vào năm 1964 bởi hãng Texas Instrument Corporation của Mỹ, lấy số hiệu là 74XXXX & 54XXXX. Loạt IC TTL chuẩn đầu tiên gọi là seri 54/74. Sự khác biệt giữa 2 họ 74XXXX và 54 XXXX chỉ ở hai điểm: 74: VCC=5 ± 0,5 V và khoảng nhiệt độ hoạt động từ 0o C đến 70o C 54: VCC=5 ± 0,25 V và khoảng nhiệt độ hoạt động từ -55o C đến 125o C Các tính chất khác hoàn toàn giống nhau nếu chúng có cùng số. Trước số 74 thường có thêm ký hiệu để chỉ hãng sản xuất. Thí dụ SN của hãng Texas, DM của National Semiconductor, S của Signetics Ngoài ra trong quá trình phát triển, các thông số kỹ thuật (nhất là tích số công suất vận tốc) luôn được cải tiến và ta có các loạt khác nhau: 74 chuẩn, 74L (Low power), 74 H (High speed), 74S (Schottky), 74LS (Low power Schottky), 74AS (Advance Schottky), 74ALS (Advance Low power Schottky), 74F (Fast, Fair Child). Ví dụ, cổng NOR sẽ có các mã số khác nhau DM7402, SN7402… Khoảng nhiệt độ và điện thế nguồn Seri 74 vận hành trong khoảng điện thế 4.75 đến 5.25 và nhiệt độ 0OC đến 70OC Seri 54 chấp nhận điện thế nguồn trong khoảng 4.5 đến 5.5 và nhiệt độ -55O đến 125OC Mức điện thế của seri 74 Tối đa Chuẩn Tối thiểu VOL 0.2 0.4 VOH 2.4 3.4 VIL 0.8 VIH 2.0 Công suất tiêu hao bình quân một cổng khoảng 10mW Thời gian trễ tiêu biểu tpLH=11ns và tpHL=7ns, trung bình 9ns Đầu ra TTL chuẩn có thể kích thích 10 đầu vào TTL chuẩn HỌ TTL CẢI TIẾN 74 74S 74LS 74AS 74ALS 74F Định mức hiệu suất Trễ do truyền (ns) 9 3 9.5 1.7 4 3 Công suất (Mw) 10 20 2 8 1.2 6 Chỉ số giá trị (pJ) 90 60 19 13.6 4.8 18 Hệ số tải 10 20 20 40 20 33 Các thông số điện thế VOH (min) 2.4 2.7 2.7 2.5 2.5 2.5 VOL(min) 0.4 0.5 0.5 0.5 0.4 0.5 VIH(min) 2.0 2.0 2.0 2.0 2.0 2.0 VIL(min) 0.8 0.8 0.8 0.8 0.8 0.8 Các định mức dòng ngõ ra IOH (mA) -0.4 -1 -0.4 -2 -0.4 -1 IOL (mA) 16 20 8 20 8 20 Các định mức dòng ngõ vào IIH (μA ) 40 50 20 20 20 20 IIL (mA) -1.6 -2 -0.4 -0.5 -0.1 -0.6 Loạt 74S: Các transistor trong mạch được mắc thêm một Diod Schottky giữa hai cực CB với mục đích giảm thời gian chuyển trạng thái của transistor do đó làm giảm thời trễ truyền. Loạt 74AS và 74ALS là cải tiến của 74S để làm giảm hơn nữa giá trị tích số Công suất - Vận tốc. Loạt 74F: Dùng kỹ thuật đặc biệt làm giảm diện dung ký sinh do đó cải thiện thời trễ truyền của cổng. Ví dụ, Xác định giới hạn nhiễu DC cho một IC 74LS so sánh với IC 74 Ví dụ, Một đầu ra 74ALS kích thích 3 đầu vào 74S và một đầu vào 74 được không TTL VỚI NGÕ RA CỰC THU HỞ (OPEN COLLECTOR OUTPUT) Sơ đồ điển hình của NAND cực thu hở Lưu ý: Mạch có cực thu để hở có thể được sử dụng như mạch Logic thông thường bằng cách mắc thêm R thích hợp với tình trạng của tải. HỌ TTL BA TRẠNG THÁI (TRISTATE) Ngoài 2 trạng thái cơ bản 1 và 0, các mạch logic còn có thêm trạng thái tổng trở cao Hi-Z Ví dụ xét cổng NOT 3 trạng thái sau HỌ RTL (RESISTOR-TRANSISTOR LOGIC) Bao gồm các điện trở và transistor, đây là họ logic được tích hợp sớm nhất. Ví dụ, một cổng NOR RTL Các mạch RTL có đặc tính chung là cần dòng IB cho các BJT nên còn được gọi là mạch thu dòng (current sinking), vì vậy khi kết nối với các mạch khác cần phải lưu ý để thỏa mãn điều kiện này, nếu không mạch sẽ không làm việc. Lề nhiễu ở trạng thái 0 là 0.5-0.2=0.3V Lề nhiễu ở trạng thái 1 phụ thuộc vào tải MẠCH LOGIC MOS Gồm các IC số dùng công nghệ chế tạo của transistor MOSFET loại tăng, kênh N và kênh P . Với transistor kênh N ta có NMOS, transistor kênh P ta có PMOS và nếu dùng cả hai loại transistor kênh P & N ta có CMOS. Tính năng kỹ thuật của loại NMOS và PMOS có thể nói là giống nhau, trừ nguồn cấp điện có chiều ngược với nhau do đó ta chỉ xét loại NMOS và CMOS. Các transistor MOS dùng trong IC số cũng chỉ hoạt động ở một trong 2 trạng thái: dẫn hoặc ngưng. Khi dẫn, tùy theo nồng độ pha của chất bán dẫn mà transistor có nội trở rất nhỏ (từ vài chục Ω đến hàng trăm KΩ) tương đương với một khóa đóng. Khi ngưng, transistor có nội trở rất lớn (hàng 1010Ω), tương đương với một khóa hở. Chuyển mạch MOSFET cơ bản Mạch số dùng MOSFET được phân thành 3 nhóm: P-MOS, N-MOS và CMOS Đặc điểm của logic MOS So với họ lưỡng cực thì N-MOS và P-MOS có tốc độ hoạt động chậm hơn, tiêu hao năng lượng ít hơn, giới hạn nhiễu hẹp hơn, khoảng điện thế nguồn nuôi lớn hơn, hệ số tải lớn hơn và đòi hỏi ít chỗ trên chip hơn Mức logic dành cho mạch MOS là V(0) ≈ 0V V(1) ≈ VDD Đặc tính của họ MOS Một số tính chất chung của các cổng logic họ MOS (NMOS, PMOS và CMOS) có thể kể ra như sau: Nguồn cấp điện : VDD từ 3V đến 15V Mức logic: VOL (max) = 0V VOH (min) = VDD VIL (max) = 30% VDD VIH (min) = 70%VDD Lề nhiễu : VNH = 30%VDD VNL = 30%VDD Với nguồn 5V, lề nhiễu khỏang 1,5V, rất lớn so với họ TTL. Thời trễ truyền tương đối lớn, khỏang vài chục ns, do điện dung ký sinh ở ngã vào và tổng trở ra của transistor khá lớn. Công suất tiêu tán tương đối nhỏ, hàng nW, do dòng qua transistor MOS rất nhỏ. Số Fan Out: 50 UL Do tổng trở vào của transistor MOS rất lớn nên dòng tải cho các cổng họ MOS rất nhỏ, do đó số Fan Out của họ MOS rất lớn, tuy nhiên khi mắc nhiều tầng tải vào một tầng thúc thì điện dung ký sinh tăng lên (gồm nhiều tụ mắc song song) ảnh hưởng đến thời gian giao hoán của mạch nên khi dùng ở tần số cao người ta giới hạn số Fan Out là 50, nghĩa là một cổng MOS có thể cấp dòng cho 50 cổng tải cùng loạt. Như đã nói ở trên, CMOS có cải thiện thời trễ truyền so với loại NMOS và PMOS, tuy nhiên mật độ tích hợp của CMOS thì nhỏ hơn hai loại này. Dù sao so với họ TTL thì mật độ tích hợp của họ MOS nói chung lớn hơn rất nhiều, do đó họ MOS rất thích hợp để chế tạo dưới dạng LSI và VLSI. HỌ CMOS Cổng cơ bản CMOS Họ CMOS sử dụng hai loại transistor kênh N và P với mục đích cải thiện tích số công suất vận tốc, mặc dù khả năng tích hợp thấp hơn loại N và P. (H 3.30a), (H 3.30b) và (H 3.30c) là các cổng NOT, NAND và NOR họ CMOS. Bảng dưới cho thấy quan hệ điện thế của các ngã vào , ra cổng NOT Vin T1 T2 Vout VDD (logic1) ROFF=1010Ω RON = 1KΩ 0V (logic 0) 0V (logic0) RON = 1KΩ ROFF=1010Ω VDD (logic 1) Ngoài ra vận hành của cổng NAND và NOR được giải thích như sau: Cổng NAND: Khi 2 ngã vào nối lên mức cao, T1 và T2 ngưng, T3 và T4 dẫn, ngã ra xuống thấp. Khi có 1 ngã vào nối xuống mức thấp, một trong 2 transistor T3 hoặc T4 ngưng, một trong 2 transistor T1 hoặc T2 dẫn, ngã ra lên cao. Đó chính là kết quả của cổng NAND 2 ngã vào. Cổng NOR: Khi 2 ngã vào nối xuống mức thấp, T1và T2 dẫn, T3 và T4 ngưng, ngã ra lên cao. Khi có 1 ngã vào nối lên mức cao, một trong 2 transistor T3 hoặc T4 dẫn, một trong 2 transistor T1 hoặc T2 ngưng, ngã ra xuống thấp. Đó chính là kết quả của cổng NOR 2 ngã vào. Các cổng CMOS khác Người ta cũng sản xuất các cổng CMOS với cực Drain để hở và ngã ra 3 trạng thái để sử dụng trong các trường hợp đặc biệt như họ TTL. Hình (a) là một cổng NOT có cực D để hở, khi sử dụng phải có điện trở kéo lên Hình (b) là một cổng NOT có ngã ra 3 trạng thái: Khi ngã vào Enable =1, T1 và T4 dẫn, mạch hoạt động như là cổng đảo, Khi ngã vào Enable =0, T1 và T4 đều ngưng đưa mạch vào trạng thái Z cao. Ngoài ra lợi dụng tính chất của transistor MOS có nội trở rất nhỏ khi dẫn, người ta cũng chế tạo các mạch có khả năng truyền tín hiệu theo 2 chiều, gọi là khóa 2 chiều. (H 3.32) là một khóa 2 chiều với A là ngã vào điều khiển. Khi A = 0 khóa hở, khi A = 1, khóa đóng cho tín hiệu truyền qua theo 2 chiều. Vận hành: T3 và T4 vai trò là một cổng đảo Khi A = 0, cực G của T2 ở mức thấp nên T2 (kênh N) ngưng, cực G của T1 (kênh P) ở mức cao nên T1 ngưng, mạch tương đương với khóa hở. Khi A =1, cực G của T2 ở mức cao nên T2 dẫn, cực G của T1 ở mức thấp nên T1 dẫn, mạch tương đương với khóa đóng. Tín hiệu truyền qua một chiều nhờ T1 (loại P) và theo chiều ngược lại nhờ T2 (loại N) Biên độ của tín hiệu Vi truyền qua khóa phải thỏa điều kiện 0 <Vi < VDD . Như vậy nếu ta sử dụng nguồn ± VDD thì khóa cho tín hiệu xoay chiều đi qua. Các loại CMOS Công nghệ CMOS tung ra các sản phẩm có đặc điểm hiệu suất ngày càng tốt hơn, cung cấp không chỉ tất cả chức năng logic có ở TTL, mà còn nhiều chức năng đặc biệt không có ở TTL CMOS có hai ký hiệu: 4XXX do hảng RCA chế tạo và 14XXX của hãng MOTOROLA, có hai loạt 4XXXA (14XXXA) và 4XXXB (14XXXB), loạt B ra đời sau có cải thiện dòng ra. Ngoài ra còn có các loại : 74C : CMOS có cùng sơ đồ chân và chức năng với IC TTL nếu có cùng số. Thí dụ IC 74C74 là IC gồm 2 FF D tác động bởi cạnh xung đồng hồ giống như IC 7474 của TTL. Hầu hết (nhưng không tất cả) các thông số của loạt 74C giống với 74 TTL nên ta có thể thay thế 2 loại này cho nhau được. 74HC (High speed CMOS), 74HCT: Đây là loạt cải tiến của 74C, tốc độ giao hoán có thể so sánh với 74LS, riêng 74HCT thì hoàn toàn tương thích với TTL kể cả các mức logic. Đây là loạt IC CMOS được dùng rộng rãi. 74AC và 74ACT (Advance CMOS) cải tiến của 74 HC và HCT về mặt nhiễu bằng cách sắp xếp lại thứ tự các chân, do đó nó không tương thích với TTL về sơ đồ chân. CMOS Thông số 4000B 74HC 74HCT 74AC 74ACT 74AHC 74AHCT VIH (min) 3.5 3.5 2.0 3.5 2.0 3.85 2.0 VIL (max) 1.5 1.0 0.8 1.5 0.8 1.65 0.8 VOH (min) 4.95 4.9 4.9 4.9 4.9 4.4 3.15 VOL (max) 0.05 0.1 0.1 0.1 0.1 0.44 0.1 VNH 1.45 1.4 2.9 1.4 2.9 0.55 1.55 VNL 1.45 0.9 0.7 1.4 0.7 1.21 0.7 Lưu ý: không bao giờ được phép thả nổi các đầu vào CMOS không dùng đến, tất cả đầu vào CMOS phải được nối hoặc với mức điện thế cố định (0 hoặc VDD) hoặc với đầu vào khác (Lý do đầu vào CMOS thả nổi rất nhạy với tạp âm nhiễu và tĩnh điện vốn có thể dễ dàng phân cực MOSFET ở trạng thái dẫn điện). Cổng cơ bản NMOS Hình trên là các cổng NOT, NAND và NOR dùng NMOS Bảng dưới sẽ cho thấy quan hệ giữa các điện thế của các ngã vào , ra cổng NOT Vin T1 T2 Vout 0V (logic 0) RON = 100KΩ ROFF=1010Ω +5V (logic 1) +5V (logic1) RON = 100KΩ RON = 1KΩ 0,05V (logic 0) Ngoài ra vận hành của cổng NAND và NOR được giải thích như sau: Cổng NAND: Khi 2 ngã vào nối lên mức cao, T2 và T3 dẫn, ngã ra xuống thấp. Khi có 1 ngã vào nối xuống mức thấp, một trong 2 transistor T2 hoặc T3 ngưng, ngã ra lên cao. Đó chính là kết quả của cổng NAND 2 ngã vào. Cổng NOR: Khi 2 ngã vào nối xuống mức thấp, T2 và T3 ngưng, ngã ra lên cao. Khi có 1 ngã vào nối lên mức cao, một trong 2 transistor T2 hoặc T3 dẫn, ngã ra xuống thấp. Đó chính là kết quả của cổng NOR 2 ngã vào. HỌ ECL (EMITTER COUPLED LOGIC) Là họ cổng logic có cực E của một số bán dẫn nối chung với nhau. Họ mạch này cũng sử dụng cồng nghệ TTL, nhưng cấu trúc mạch có những điểm khác hẳn với họ TTL. Ngaoif việc sử dụng hồi tiếp âm trên điện trở RE để chống bão hòa, mạch điện của họ ECL còn tận dụng được ưu điểm của mạch khuêch đại vi sai, nên tần số công tác họ này lại có điều kém hơn các họ khác. Cổng OR/NOR thuộc họ ELC Vì diện thế ở trên hai cực C của Q4, Q5 là bù nhau, nên có thể lấy ra ở cực E của Q7 chức năng OR và ở cực E của Q8 chức năng NOR. Để măchj hoạt động theo logic mức âm, + VCC được nối mát, - VCC được nối tới âm nguồn. Mức logic trong mạch được biến đổi từ giá trị L là – 1,75 v đến giá trị H là – 0,9 v so với điện thế mát. Khi muốn có mức logic ra là dương, ta đấu các cực E tới mát. TÓM TẮT ĐẶC TRƯNG CỦA MỘT VÀI HỌ CỔNG LOGIC Để đánh giá tổng quát đặc trưng của từng họ cổng ta có thể so sánh một số tham số cơ bản của chúng như sau: Công nghệ CMOS cực cửa Silic CMOS cực cửa kim loại TTL tiêu chuẩn TTL + LS TTL + S TTL + ALS TTL + AS Loại 74HC 4000B 74 74LS 74S 74ALS 74AS P0 tỉnh P0 tại 100KHz 2,5nW 0,17mW 1...W 0,1mW 10mW 10mW 2mW 2mW 19mW 19mW 1mW 1mW 8,5mW 8,5mW Trễ truyền lan 8ns 50ns 10ns 10ns 3ns 4ns 1,5ns Hệ số ghép tải -Cùng loại -Với LS 10 4 10 40 20 20 20 50 20 20 40 50 Độ chống nhiễu -VNH -VNI 1,4 0,9 1,4 0,9 0,4 0,4 0,7 0,4 0,7 0,4 0,7 0,4 Tần số đồng hồ cực đại ( MHz) 40 12 35 40 125 70 200 SPP (pj) tại 100 KHz 1,4 11 100 20 57 4 13 IRL min (mA) với VR = 0,4 4 1,6 16 8 20 8 20 IVL max (mA) với VV = 0,4 + 0,001 - 0,001 - 1,6 - 0,4 - 2,0 - 0,1 - 0,5 Từ bảng ta có thể rút ra mấy nhận xét dưới đây: Công nghệ CMOS cho SPP nhỏ nhất, nghĩa là ứng với tần số thấp, công suất tiêu thụ của họ này là bé nhất. Ngày nay, công nghệ CMOS đã đạt được thười gian trễ truyền lan chỉ khoảng dưới 10ns. Luôn luôn tồn tại mâu thuẫn giữa các tham số với nhau, đặc biệt là giữa công suất tiêu thụ và tần số công tác. Nói chung muốn tăng tần số công tác thì phải chịu thiệt về công suất. Đối với họ CMOS, trễ truyền lan phụ thuộc nhiều vào VCC, khi tăng giá trị nguồn nuôi, thời gian trễ sẽ giảm xuống. ECL là họ có thời gian trễ truyền lan nhỏ (1ns). Tuy nhiên, công suất tiêu thụ lớn, nguồn trái cực ( - 5,2 ) nên gây phức tạp trong ứng dụng. IC số IC là viết tắt của hai chứ tiếng Anh “Integrated Circuit”, có nghĩa là mạch tích hợp. Mạch tích hợp là mạch điện được tạp thành bằng cách vận dụng các công nghệ khác nhau để cấy ghép nhiều bán dẫn lên một Chip. Ngày nay, người ta có thể cấy hàng triệu bán dẫn lên một chip. Mức tích hợp Mức tích hợp được tính theo số cổng logic chức năng trên một chip. Người ta phân ra mấy mức sau: SSI (Small Scale Integration) là mức tích hợp bé, với số cổng / chip 10. MSI (Medium Scale Integration) là mức tích hợp vừa, với 10 < số cổng / chip 100. LSI (Large Scale Integration) là mức tích hợp lớn, với 100 < số cổng / chip 1000. Cao hơn còn có các mức “rất lớn” (VLSI), “cực lớn” (ULSI), “siêu lớn” (ULSI). Kí hiệu vỏ của IC số Bảng dưới là kí hiệu của một số IC công nghiệp thông dụng nhất cùng với quy ước phổ biến. TTL MOS ECL Chú thích --74--xxx- Ví dụ: MC74LS386N --14xxx- --4xx- --74HCxxx- DM4011B SN74HC00 --1xxx- MC1010 MC1210 Mỗi dấu “-“ thay cho một chữ cái, 2 chữ cái đầu là tên của hãng sản xuất, 2 chữ cái giữa chỉ rõ đặc điểm cấu trúc và tính năng, chữ cái cuối chỉ ra kết cấu vỏ. Các dấu “x” là chức năng logic, thay cho các tập hợp số từ 000 đến 999. Một số IC thường gặp TTL MOS Chức năng Kí hiệu Số cổng / chip Số lối vào / cổng Kí hiệu Số cổng / chip Số lối vào / cổng 74LS04 74LS05 74LS15 74LS21 74LS32 74LS00 74LS01 74LS03 74LS10 74LS11 74LS12 74LS20 74LS22 74LS30 74LS37 74LS38 74L240 74LS133 74LS27 74LS28 74LS33 74LS86 74LS386 74LS136 74LS13 74LS14 74LS132 74LS125A 74LS126A 6 6 3 2 4 4 4 4 3 3 3 2 2 1 4 4 4 1 3 4 4 4 4 4 2 6 4 4 4 1 1 3 4 2 2 2 2 3 3 3 4 4 8 2 2 2 13 3 2 2 2 2 2 4 1 2 - - 4069B 4073B 4081B 4071B 4011B 4012B 4023B 4068B 4070B 4093B 4053B 6 3 4 4 4 2 3 1 4 4 6 3 2 2 2 2 3 8 2 2 NOT NOT hở cực C AND(C hở với TTL) AND OR NAND NAND(C hở với TTL) NA