Bài giảng Điện tử căn bản - Bài 6: Transistor hiệu ứng trường

I. Tổng quát Bài 6: TRANSISTOR HIỆU ỨNG TRƯỜNG 1. Cấu tạo – ký hiệu JFET: N D(Thoát) G(Cổng) S(Nguồn) P D(Thoát) G(Cổng) S(Nguồn) PP N N D G S D G S Cấu tạo và ký hiệu JFET (a) (b) Vùng nghèo Hoạt động JFET kênh N Tầng khuếch đạiJFET kênh P Hoạt động JFET kênh P 2.Nguyên lý hoạt động: • • VGS = 0 VDS ID Thắt kênh (VP) Vùng đánh thủng VP = 6v VGS(OFF) = - 6v, ID = 0 A VGS = -1v VGS = - 2v VGS = - 3v VGS = - 4v VGS = - 5v B C  Khi VDD ( và VDS) tăng từ 0 trở lên thì ID sẽ tăng tỉ lệ thuận với VDD. ( A- B)  Vùng từ A-B được gọi là vùng điện trở.  Tại điểm B thì đường đặc tuyến nằm ngang nên ID là một hằng số. Đặc tính cong của JFET 3. Đặc tính JFET: 4. Mạch khuếch đại JFET cực nguồn chung: ID RL G 20v +VDD RL VDS -VG 1M RG C1 C2 Tín hiệu Ngõ ra Mạch khuếch đại JFET nguồn chung 5. Mạch khuếch đại JFET cực thoát chung: VGS 20V +VDD 470 R2 C1 3.3M R1 VG 10k Ngõ ra  ID RL RL Ngõ vào Mạch khuếch đại JFET thốt chung 6. Mạch khuếch đại JFET cực cổng chung: ID RL G 20V +VDD RL VD RG C1 C2 ID RL ID 10k 1k Sự khác nhau giữa JFET và Transistor lưỡng cực - JFET là một linh kiện điều khiển điện áp, còn Transistor lưởng cực là linh kiện điều khiển dòng điện. - JFET có trở kháng ngõ vào rất cao, nhiễu thấp và ổn định nhiệt tốt, transistor lưỡng cực là linh kiện có trở kháng ngõ vào thấp. - Trở kháng ngõ ra JFET cao hơn BJT. 7.Phương pháp đo kiểm tra: Cách đo JFET: Dùng V.O.M đặt ở thang đo Rx1 đo cực G so với D và S cho ta kết quả đo như sau: Ω GD = Ω GS =  (đo nghịch) Ω GD = Ω GS = vài chục Ω Ω DS khoảng vài trăm Ω đến vài KΩ Cách thử JFET: Đặt 2 que đo của ohm kế ở thang Rx100 lên chân D và S (lúc này kim lên) Dùng 1 vật nhiễm từ trường bằng cách: dùng bút cọ xát lên vải hoặc dùng lược nhựa chải lên tóc, đưa vật nhiễm từ lên cổng G lúc này trên Ω kế kim sẽ thay đổi cho biết có dòng thay đổi qua kênh là FET tốt. SiO2 S G D SUB( Đế) Kênh dẫn loại N Kênh N Kênh P S D G Vùng nghèo MOSFET kênh gián đoạn II. MOSFET kênh liên tục- gián đoạn: 1. Caáu taïo-kyù hieäu: • 2. Hoạt động của MOSFET:Khi VGS = 0v, kênh dẫn điện có tác dụng như điện trở. Khi tăng điện thế VDS thì dòng điện ID tăng lên đến trị số giới hạn là IDSS (dòng IDS bão hoà). Điện thế VDS ở trị số IDSS cũng gọi là điện thế nghẽn VPO giống JFET. Khi VGS < 0: trường hợp này cực G có điện thế âm nên đẩy điện tử kênh N vào vùng nền P làm thu hẹp tiết diện kênh dẫn điện N và dòng ID bị giảm xuống do điện tử kênh dẫn điện tăng lên. Khi tăng điện thế âm ở cực G thì dòng điện ID càng nhỏ và đến trị số giới hạn dòng điện ID hầu như không còn. Điện thế này ở cực G gọi là điện thế nghẽn VPO. Khi VGS > 0: trường hợp phân cực cho cực G có điện thế dương thì điện tử thiểu số ở vùng nền P bị hút vào nền N nên làm tăng tiết diện kênh dẫn, điện trở kênh bị giảm và dòng ID tăng cao hơn trị số bão hoà IDSS. Trong trường hợp này dòng ID lớn dễ làm hư MOS- FET nên ít sử dụng. VGS = 0.6v VGS = 0.4v VGS = 0.2v VGS = 0v VGS = - 0.2v VGS = - 0.4v VDS ID Vd: 2.5mA Thể hiện dòng điện ID theo VGS Dòng điện cực máng khi VGS=0 VGS có thể thay đổi giá trị +VE hoặc -VE Đặc tính MOSFET kênh liên tục 3. Đặc tính MOSFET kênh liên tục VGS = 0.6v VGS = 0.4v VGS = 0.2v VGS = 0v VDS ID Vd:10mA 3. Đặc tính MOSFET kênh gián đoạn: Dòng điện ID sẽ hiện hữu khi điện áp VGS phân cực thuận và VGS > 0. 10F G 20V +VDD RL C4 20FR8 C5 R5 ID 3.3k 1k 100k R4 100k R6 100k C1 10FV1 R1 1M C2 10FV2 R2 1M C3 10FV3 R3 1M Điện trở cách ly tín hiệu Điều chỉnh volume Mạch ứng dụng FET Bộ trộn âm thanh ( 3 kênh) III. Ứng dụng JFET: 12 3 JFET 2N5458 kênh N 2 S (Nguồn) 3 G (Cổng) 1 D (Thoát) Một số hình dạng thực tế của FET