Bài giảng Mạch tổ hợp

NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 1 2. Mạch Tổ Hợp 2.1. Đại Cương 2.2. Mạch Cộng 2.3. Mạch Giải Mã 2.4. Mạch Dồn NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 2 2.1. Đại Cương z Mạch tổ hợp gồm một số các cổng luận lý kết nối với nhau qua một tập các ngõ vào và ra. z Tại một thời điểm, trị nhị phân ở ngõ ra là hàm của tổ hợp nhị phân các ngõ vào. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 3 2.1. Đại Cương (tt) Lược đồ khối mạch tổ hợp n ngõ vào, m ngõ ra như ở hình dưới. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 4 2.1. Đại Cương (tt) z Mạch tổ hợp được dùng trong các máy tính số để tạo ra các quyết định điều khiển nhị phân và cung cấp các thành phần số để xử lý dữ liệu. z Mạch tổ hợp có thể được xác định qua bảng chân trị với n biến nhập và m biến xuất. z Mạch tổ hợp cũng có thể xác định qua m hàm Bun. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 5 2.1. Đại Cương (tt) z Thiết kế mạch tổ hợp bắt đầu từ việc xác định bài toán qua bảng chân trị và kết thúc là lược đồ mạch luận lý. z Qui trình gồm các bước sau: 1. Lập bảng chân trị xác định mối quan hệ giữa nhập và xuất. 2. Xác định hàm Bun đã đơn giản cho mỗi ngõ ra. 3. Vẽ lược đồ luận lý. z Sau đây là 2 ví dụ minh hoạ. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 6 2.2. Mạch Cộng z Mạch số học cơ bản nhất là mạch cộng hai ký số nhị phân và được gọi là mạch nửa cộng. z Đặt x và y là hai biến nhập, S (tổng) và C (nhớ) là hai biến xuất. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 7 2.2. Mạch Cộng (tt) Bảng chân trị mạch nửa cộng như ở hình dưới. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 8 2.2. Mạch Cộng(tt) Hàm Bun của hai ngõ xuất có thể xác định từ bảng chân trị: S = x’y + xy’ = x ⊕ y C = xy NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 9 2.2. Mạch Cộng (tt) Lược đồ luận lý như ở hình (b) NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 10 2.2. Mạch Cộng (tt) z Mạch toàn cộng là mạch tổ hợp thực hiện phép cộng số học ba bit. z Bảng chân trị mạch toàn cộng như ở bảng bên. 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 CSzyx XuấtNhập NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 11 2.2. Mạch Cộng (tt) Bản đồ ở hình sau dùng để tìm biểu thức đại số cho hai biến xuất. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 12 2.2. Mạch Cộng (tt) Lược đồ luận lý mạch toàn cộng như ở hình sau (gồm hai mạch nửa cộng và một cổng OR). NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 13 2.2. Mạch Cộng (tt) Mạch toàn cộng thường được biểu diễn theo dạng lược đồ khối như ở hình (b) NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 14 2.3. Mạch Giải Mã z Là mạch tổ hợp có n ngõ nhập và (tối đa) 2n ngõ xuất. z Mạch giải mã có n nhập m xuất còn gọi là mạch giải mã n x m hoặc n - m, với m ≤ 2n. z Khi các ngõ vào tạo thành số nhị phân trị k thì ngõ ra thứ k = 1. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 15 2.3. Mạch Giải Mã (tt) z Lược đồ luận lý hình bên là mạch giải mã 3-8. z Một ứng dụng của mạch này là đổi nhị phân sang bát phân. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 16 2.3. Mạch Giải Mã (tt) z Mạch giải mã thương mại có một hoặc nhiều ngõ cho nhập để điều khiển hoạt động của mạch. z Mạch giải mã hình bên có một ngõ cho nhập E. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 17 2.3. Mạch Giải Mã (tt) Mạch hoạt động khi E=1 và không hoạt động khi E=0. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 18 2.3. Mạch Giải Mã (tt) Hoạt động mạch giải mã có thể xác định rõ trong bảng chân trị sau. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 19 2.3. Mạch Giải Mã (tt) 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 x 0 1 0 1 0 1 0 1 x 0 0 1 1 0 0 1 1 x 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 D0D1D2D3D4D5D6D7A0A1A2E XuấtNhậpCho nhập NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 20 2.3. Mạch Giải Mã (tt) z Một số mạch giải mã tạo từ cổng NAND thay vì AND. z Mạch giải mã cổng NAND tạo ngõ xuất theo dạng đảo. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 21 2.3. Mạch Giải Mã (tt) Hình dưới là mạch giải mã 2-4 với cổng NAND. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 22 2.3. Mạch Giải Mã (tt) z Mạch hoạt động với E=0 và ngõ ra =0 tương ứng số nhị phân ở các ngõ vào. z Mạch không hoạt động khi E=1. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 23 2.3. Mạch Giải Mã (tt) z Trong một số trường hợp cần mạch giải mã với một kích cỡ nào đó nhưng chỉ có mạch nhỏ hơn. z Trường hợp này có thể ghép hai hoặc nhiều hơn các mạch giải mã để tạo mạch lớn hơn. z Ví dụ có thể tạo mạch giải mã 6-64 với bốn mạch 4-16. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 24 2.3. Mạch Giải Mã (tt) Hình dưới cho thấy mạch giải mã 3-8 được tạo từ các mạch giải mã 2-4. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 25 2.3. Mạch Giải Mã (tt) z Mạch mã hoá thực hiện tác vụ ngược lại với mạch giải mã. z Mạch mã hoá có 2n (hoặc ít hơn) ngõ nhập và n ngõ xuất và chỉ có một ngõ vào 1 tại một thời điểm. z Khi ngõ vào k = 1 thì các ngõ ra tạo mã nhị phân có trị k. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 26 2.3. Mạch Giải Mã (tt) Ví dụ mạch mã hoá có bảng chân trị ở bảng bên là mạch mã hoá bát phân sang nhị phân. Ngõ ra Ngõ vào 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 A 0 A 1 A 2 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 27 2.3. Mạch Giải Mã (tt) zTheo bảng chân trị, có thể dùng 3 cổng OR để tạo mạch với: zA0 = D1+D3+D5+D7 zA1 = D2+D3+D6+D7 zA2 = D4+D5+D6+D7 Ngõ ra Ngõ vào 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 A 0 A 1 A 2 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 28 2.4. Mạch Dồn z Là mạch tổ hợp có 2n ngõ nhập và 1 xuất, nhận thông tin nhị phân từ 1 trong 2n ngõ nhập và đưa ra ngõ xuất. z Việc xác định đường nhập nào được xuất do n ngõ nhập chọn. z Mạch dồn 2n-1 có 2n nhập, 1 xuất và n ngõ nhập chọn. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 29 2.4. Mạch Dồn (tt) Hình dưới là mạch dồn 4-1. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 30 2.4. Mạch Dồn (tt) z Mạch này có các ngõ nhập I0, I1, I2, và I3 z Ngõ xuất Y z 2 ngõ nhập chọn S0 và S1. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 31 2.4. Mạch Dồn (tt) z S0S1=00,Y=I0 z S0S1=01,Y=I1 z S0S1=10,Y=I2 z S0S1=11,Y=I3. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 32 2.4. Mạch Dồn (tt) Mạch dồn 4-1 ở hình dưới có 6 ngõ vào và 1 ngõ ra nên bảng chân trị mô tả mạch cần có 26=64 dòng. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 33 2.4. Mạch Dồn (tt) z Bảng này quá dài nên có thể dùng bảng hàm như ở bảng bên. z Mạch dồn còn được gọi là Mạch chọn dữ liệu vì nó chọn 1 trong các dữ liệu nhập và đưa ra ở ngõ xuất. I0 I1 I2 I3 0 1 0 1 0 0 1 1 YS0S1 XuấtChọn NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 34 2.4. Mạch Dồn (tt) z Cổng AND và đảo trong mạch dồn tạo thành mạch giải mã và chúng giải mã các đường chọn. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 35 2.4. Mạch Dồn (tt) z Tổng quát mạch dồn 2n-1 được tạo từ mạch giải mã n-2n, cộng thêm 2n đường nhập, mỗi đường đưa vào 1 ngõ nhập dữ liệu. z Mạch dồn thường được ký hiệu là MUX. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 36 2.4. Mạch Dồn (tt) z Giống như mạch giải mã, mạch dồn có thể có 1 ngõ cho nhập để điều khiển. z Khi ngõ cho nhập là 0, các ngõ ra không hoạt động và khi là 1, mạch dồn hoạt động bình thường. z Ngõ cho nhập dùng để tạo mạch dồn có nhiều đường vào từ các mạch dồn có số đường vào ít hơn. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 37 2.4. Mạch Dồn (tt) z Hình dưới là lược đồ khối mạch dồn tứ 2-1. z Gồm 4 mạch dồn 2-1. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 38 2.4. Mạch Dồn (tt) Ngõ ra Y0 có thể chọn từ A0 hoặc B0. Tương tự Y1 từ A1 hoặc B1,... NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 39 2.4. Mạch Dồn (tt) Ngõ nhập chọn S chọn 1 trong các đường nhập. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 40 2.4. Mạch Dồn (tt) Ngõ cho nhập E phải hoạt động để mạch dồn hoạt động bình thường. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 41 2.4. Mạch Dồn (tt) Tuy mạch gồm 4 mạch dồn, nhưng có thể coi đó là mạch chọn 1 trong 2 đường dữ liệu 4-bit. Bảng hàm cho thấy rõ điều đó.