Báo cáo Hoàn thiện công nghệ thiết kế, chế tạo bộ khuếch đại siêu cao tần tạp thấp

ộn chặn cao tần; L2 là cuộn thoát dòng một chiều. Nếu giả sử điốt là điện trở thuần với cao tần, khi đó sự suy giảm đối với mỗi mạch đ−ợc cho bởi các biểu thức sau: ) 2 1log(20 0 1 ).( Z R tn +=α (3.181) ) 2 1log(20 1 0 )( R Z Sun +=α (3.182) ở đây Z0 = RG = RL là các điện trở của mạch, máy phát và tải t−ơng ứng. R1 là điện trở cao tần của điốt pin khi có dòng đặc tr−ng ở cực điều khiển. Các biểu thức 3.181 và 3.182 cho thấy, sự suy giảm không phụ thuộc vào tần số và là một hàm số của tỷ số của các điện trở mạch và điốt. Trên cực điều khiển của điốt điện áp biến đổi, điện trở tải và nguồn cũng biến đổi, do đó sự suy giảm đạt đ−ợc một cách cơ bản bằng sự phản xạ và một phần tiêu tán trên điốt pin. Nh− đã biết, một điốt th−ờng có một số trở kháng yếu tố mà không phải là điện trở thuần với cao tần nh− đã giả sử. Do đó, khi sử dụng điốt trong thực tế thì đặc tr−ng suy giảm trở nên phụ thuộc vào tần số. Sơ đồ mạch t−ơng đ−ơng của điốt trong hai cách mắc (song song và nối tiếp) dẫn ra ở hình 3.31(a;b). Độ suy giảm của hai mạch trên (hình 3.31) đ−ợc xác định: ] 4 )()2( log[10 2 0 ' 2 0 ' ' ).( Z X Z R SS TN ++ =α (3.183) ] 4 )()2( log[10 2 2'2' 0 ' 2 2'2' 0 ' ' )( SS S SS S Sun XR ZX XR ZR ++++=α (3.184) 75 ở đây: 'sR và ' SX là trở và kháng của trở kháng t−ơng đ−ơng điốt, tức là '' SSd jXRZ += . Zd LP CP R1 C1 Z0 Zd LP Z0 VG VG Z0 Z0 CP R1 C1 Z0 a. Mạch nối tiếp điốt. b. Mạch song song điốt. Hình 3.31. Bộ suy giảm phản xạ thực tế trên điốt. Các hàm suy giảm α phụ thuộc vào tần số, sự phụ thuộc này khác nhau ở các loại điốt pin khác nhau, thông th−ờng sự phụ thuộc đó có thể diễn tả nh− sau: Đối với mạch nối tiếp trong hệ thống 50Ω suy giảm cách ly lớn ở tần số thấp và giảm khi tần số tăng; độ tổn hao chèn rất nhỏ ở tần số thấp và tăng rất nhanh ở tần số cao. Đối với mạch song song trong hệ thống 50Ω, suy giảm cách ly lớn ở tần số thấp và giảm dần khi tăng tần số; độ tổn hao chèn giữ một mức không đổi khi tần số tăng đến hàng chục GHz, sau đó tăng nhanh khi tăng thêm tần số. 2. Chuyển mạch và hạn chế nhiều điốt pin. Khi có yêu cầu sự suy giảm hoặc sự cách ly lớn hơn thì th−ờng dùng mạch nhiều điốt pin ở dạng nối tiếp, song song hoặc nối tiếp-song song. Thí dụ nh− các mạch chỉ ra ở hình 3.32. 4/λ 4/λ Hình. a Hình. b Hình. c Hình 3.32. Các bộ chuyển mạch và hạn chế nhiều điốt pin. Một cặp song song đơn hoặc nối tiếp đơn của hai điốt chúng sẽ chỉ làm tăng độ suy giảm cực đại đến 10dB và cũng sẽ tăng tổn hao chèn. Tuy nhiên, nếu n điốt đ−ợc đặt cách nhau một phần t− b−ớc sóng (hình 3.32b), sự suy giảm toàn bộ có thể tăng bởi sự tăng n lần số điốt. Tổn hao chèn, nếu có các yếu tố ký sinh, cũng có thể 76 bị giảm đi do khoảng cách một phần t− b−ớc sóng tạo ra sự huỷ bỏ các phần kháng này. ở đây khoảng cách 4/λ là không thực tế, sự cách ly cao hơn có thể đạt đ−ợc bằng cách sử dụng việc nối nối tiếp-song song nh− hình 3.32c. Tr−ờng hợp nối nh− thế, sự cách ly lớn hơn tổng của việc nối tiếp điốt đơn và nối song song điốt đơn. Chuyển mạch và hạn chế nhiều điốt pin bố trí phân tán: Bộ suy giảm loại này còn gọi là bộ suy giảm hai cổng. Thiết kế mạch này về tổng quát cũng giống bộ suy giảm nhiều điốt pin loại trừ phần tác động qua lại giữa các điốt phải đ−ợc xem xét trong quá trình thiết kế. 4/λ 4/λ 4/λ 4/λ Cổng 2 D2 RFC D1 Cổng 1 Cổng 3 Đ.khiển 2 Đ.khiển 1 a. Chuyển mạch rẽ nhánh nối sun. Đ.khiển 2 Đ.khiển 1 RFC RFC D2 D1 Cổng 2 Cổng 1 Cổng 3 b. Chuyển mạch rẽ nhánh nối tiếp. Hình 3.33. Chuyển mạch và hạn chế nhiều điốt pin bố trí phân tán. Mạch cho ở hình 3.33a hoạt động nh− sau: khi điốt D1 đ−ợc điều khiển tr−ớc và điốt D2 điều khiển bằng không hoặc ng−ợc lại, công suất cao tần sẽ chảy từ cổng 3 đến cổng 2 và cách ly với cổng 1. Khi ở hai cực điều khiển ng−ợc nhau công suất cao tần chảy đến cổng 1 và cổng 2 là bị cách ly. Để giảm đến mức tối thiểu trở kháng tải của cổng mở bởi cổng đóng, các điốt đặt cách đến điểm nguồn 4/λ . Chi tiết RFC dùng để khép kín dòng một chiều về nguồn của cực điều khiển và để hở Comment [l1]: 77 mạch tín hiệu cao tần. Các tụ C1 và C2 để nối đất cao tần cho đi-ốt và mạch hở với dòng điều khiển. Để tăng khả năng cách ly ta có thể mắc thêm các điốt cách điốt tr−ớc một đoạn 4/λ . Nếu khoảng cách 4/λ không thực hiện đ−ợc hoặc làm hạn chế dải thông không mong muốn, lúc đó có thể nghiên cứu đến mạch nối tiếp nh− ở hình 3.33b. Trong mạch này, độ cách ly có thể đ−ợc tăng bằng việc thực hiện đặt một điốt sun hoặc một cặp điốt sun cách nhau 4/λ tại cổng ra sau các điốt nối tiếp. Cấu hình này là thực tế và hữu ích trong việc thiết kế chuyển mạch nhiều điốt pin bố trí phân tán băng tần rộng. Chuyển mạch và hạn chế có trở kháng không đổi: Trong một số hệ thống cao tần, hệ số phản xạ lớn sảy ra ở các cửa cao tần là không cho phép. Nh− thế, có thể áp dụng trạng thái trở kháng không đổi trên các điốt pin cho bộ suy giảm và chuyển mạch để có thể giảm hệ số phản xạ ở các cửa vào ra. Một số mạch nh− thế cho ở hình 3.34. Pin Pin Z0 Z0 Vào Pin Pin Ra Vào Pin Ra a. Hạn chế hình π b. Hạn chế cầu chữ T 4/λ Vào Pin Pin Pin Pin Ra c. Hạn chế điện trở tuyến tính Hình 3.34. Các bộ hạn chế trên điốt pin có trở kháng không đổi. Các mạch ở hình 3.34(a, b và c) dùng điốt pin thực hiện suy giảm bằng sự hấp thụ một phần công suất các tín hiệu cao tần không muốn. Trong mạch a và b, dòng điều khiển biến đổi qua mỗi điốt là đ−ợc sắp xếp nh− ở một đ−ờng mà trở kháng tại cả hai đầu cao tần vẫn không đổi một cách cần thiết theo trị số thiết kế, trong khi sự suy giảm toàn bộ có thể biến đổi trên một giới hạn nhỏ hơn 1dB đến lớn hơn 20dB. Đối với mạch c, trở kháng đầu vào giữ không đổi bằng việc sử dụng bố trí nhiều 78 điốt. Sự biến đổi trở kháng của mỗi điốt cũng theo kiểu sao cho các điốt ở giữa của cấu trúc biến đổi nhiều hơn các điốt ở các phía ngoài. Trở kháng cuối cùng trong cấu trúc cho kết quả một trở kháng không đổi cần thiết tại các đầu ra, trong khi sự suy giảm toàn bộ có thể lên đến (40-50)dB, phụ thuộc vào chiều dài của cấu trúc. Bởi vì sự bố trí tự nhiên mạch ở hình 3.34c là tổng quát và rất hữu ích ở tần số thấp cũng nh− tần số rất cao trên 1GHz. Mạch này lôi cuốn một cách đặc biệt khi cần phạm vi suy giảm rất lớn. Mạch kiểu này đơn giản nhất (hình 3.35) gồm một điốt pin chuyển mạch và hạn chế mắc song song với đ−ờng truyền bằng mạch vi dải và các phần tử bổ sung làm nhiệm vụ ngắn mạch dòng một chiều hay còn gọi là đ−ờng hồi tiếp. Sau đây chúng ta sẽ phân tích mạch hạn chế đơn giản đó: Đ−ờng hồi tiếp đảm bảo khép kín mạch đối với dòng một chiều I0 sinh ra bởi điốt d−ới tác động của công suất cao tần, điều này làm cho điốt thay đổi trở kháng theo sự thay đổi mức công suất cao tần đầu vào - tức là thay đổi khả năng hạn chế công suất của điốt. Đ−ờng hồi tiếp đảm bảo ngắn mạch dòng một chiều nh−ng lại phải hở mạch đối với dòng cao tần nhằm hạn chế sự tổn hao. Để tạo đ−ờng hồi tiếp phải sử dụng một số các phần tử bổ sung nh− các mạch phân nhánh tiêu chuẩn với các phần tử biến đổi cảm kháng, biến đổi trở kháng... đây chính điểm hạn chế của sơ đồ mắc các điốt song song vì nó gây rất nhiều khó khăn cho công việc thiết kế. Để khắc phục những hạn chế đó, đã đ−a ra các giải pháp thiết kế mới trong đó đ−ờng hồi tiếp đ−ợc tạo ra bởi chính các phần tử cao tần mà không cần bổ sung thêm các phần tử khác, một số cấu trúc đơn giản của bộ chuyển mạch hạn chế thiết kế theo h−ớng này đ−ợc xem xét tiếp theo đây. 3. Chuyển mạch và hạn chế dùng hai điốt trong mặt cắt ngang của ống sóng hình chữ nhật. Cấu trúc: Bộ hạn chế công suất trên mặt cắt ngang của ống sóng hình chữ nhật bao gồm một tấm điện môi mỏng, mạch in và hai điốt - hình 3.36. Tấm điện môi Pvào Đ−ờng hồi tiếp Hình 3.35: Sơ đồ t−ơng đ−ơng mạch hạn chế. Điốt PIN Io 79 đ−ợc đặt theo tiết diện ngang của ống sóng. Mạch in có các thanh dẫn thẳng đứng bằng kim loại mỏng và các đ−ờng dẫn điều chỉnh cảm ứng, ở giữa hai thanh dẫn có khe hở nằm ngang, điốt tách sóng (loại điốt có hàng rào sốtky) và điốt pin đ−ợc mắc ng−ợc chiều nhau qua khe hở này. Khi mức công suất của tín hiệu vào nhỏ, các điốt có trở kháng cao, các khung cộng h−ởng song song đ−ợc tạo ra bởi trở kháng cao của điốt với các thanh dẫn kim loại và đ−ờng dẫn điều chỉnh cảm ứng sẽ làm cho tổn hao thông qua nhỏ - có nghĩa là tín hiệu siêu cao tần đi qua bộ hạn chế với độ suy giảm không đáng kể. Nếu công suất tín hiệu vào tăng đến mức ng−ỡng hạn chế thì ngay lập tức ở điốt tách sóng sẽ xuất hiện dòng một chiều, dòng này sẽ chảy qua điốt PIN và làm cho trở kháng của nó giảm xuống, khi đó mạch cộng h−ởng tạo ra bởi thanh dẫn kim loại và trở kháng thấp của điốt sẽ phản xạ mạnh với tín hiệu đầu vào - nh− vậy sẽ tạo ra sự cách ly an toàn giữa đầu ra với đầu vào đối với tín hiệu cao tần có mức công suất lớn. Hình 3.36. Bộ hạn chế hai điốt trong mặt cắt ngang của ống sóng. Sơ đồ t−ơng đ−ơng: Sơ đồ t−ơng đ−ơng của bộ hạn chế bán dẫn đ−ợc thể hiện ở Hình 3.37. Các phần tử trên sơ đồ t−ơng đ−ơng gồm: L - tổng cảm kháng của hai thanh dẫn kim loại thẳng đứng, C - dung kháng của hai tụ điện tạo ra giữa hai thanh Tấm điện mụi Ống dẫn súng Điốt PIN Điốt tỏch súng Thanh dẫn kim loại Khe hở ngang Điều chỉnh cảm ứng 80 dẫn kim loại và thành rộng của ống dẫn sóng, Lc - cảm kháng đ−ờng dẫn điều chỉnh cảm ứng, CPIN và RPIN - dung kháng và trở kháng song song của điốt PIN, LSPIN và RSPIN - cảm kháng và trở kháng nối tiếp của điốt PIN. Điốt tách sóng cũng có các tham số t−ơng tự: CTS và RTS; LSTS và RSTS. Các điốt và mạch in (các thanh dẫn bằng kim loại) tạo ra mạch cộng h−ởng tự điều chỉnh với các thông số điện biến đổi. Hình 3.37. Sơ đồ t−ơng đ−ơng của bộ PPL hai điốt trong mặt cắt ngang của ống sóng chữ nhật. Để đơn giản các ph−ơng trình, có thể bỏ qua nội trở của các điốt khi nó thông. Vì vậy, ở chế độ tín hiệu vào công suất lớn thì mạch t−ơng đ−ơng của các điốt chỉ còn lại LSPin và LSTS. Trong tr−ờng hợp này, mạch cộng h−ởng nối tiếp tạo bởi các thanh dẫn kim loại thẳng đứng và trở kháng thấp của các điốt sẽ hạn chế đối công suất của tín hiệu vào, mức hạn chế lớn nhất ở tại tần số trung tâm f0 của dải tần làm việc. C/2L2π 1f Σ 0 = (3.185) trong đó: STSLSPINL STSLSPINLLΣL ++= Độ rộng dải hạn chế đ−ợc xác định bởi hệ số hạn chế - QHC. Khi có sự phối hợp tải và phối hợp tần số, ta tính đ−ợc cảm kháng tổng LΣ(nH) của mạch cộng h−ởng nối tiếp: 0 HCc Σ 4π QZL f = (3.186) ở đây: f0(GHz) là tần số trung tâm, ZC(Ω) là trở kháng đặc tính. L/2 L/2 Điốt tách sóng Điốt PIN Lc C C Io 81 Cảm kháng L(nH) đ−ợc xác định qua LSPIN và LSTS theo công thức: STSSPIN STSSPIN 0 HCC LL LL 4π QZ L +−= f (3.187) Dung kháng C(pF) đ−ợc xác định: HCC0 3 Qπ 10.2C zf = (3.188) Khi công suất tín hiệu vào nhỏ, các điốt đ−ợc coi t−ơng đ−ơng nh− các phần tử CPIN và CTS . Trong tr−ờng hợp này, mạch cộng h−ởng song song sẽ cho tổn hao thông qua nhỏ. Tại tần số trung tâm f0, sự hạn chế đối với công suất tín hiệu vào là nhỏ nhất. Σ+ = )CL(L2π 1f CΣ 0 (3.189) ở đây: TSPIN TSPIN Σ CCC/2 )CC/2(C C ++ += Từ các ph−ơng trình 3.185 đến 3.189 ta tính đ−ợc giá trị cảm kháng LC: Σ TSPIN C LCC C/2L += (3.190) Các ph−ơng trình từ 3.185 đến 3.190 cho phép tính toán đ−ợc các tham số cơ bản của bộ hạn chế. Trên cơ sở này, kết hợp với việc tính toán thực nghiệm các tham số của đ−ờng truyền sóng đ−ợc lựa chọn ta có thể xây dựng mô hình của bộ hạn chế với các chỉ tiêu kỹ thuật cụ thể. 4. Chuyển mạch và hạn chế dùng hai điốt trong mặt phẳng E của ống sóng hình chữ nhật. Cấu trúc: Cấu trúc của bộ chuyển mạch và hạn chế kiểu này đ−ợc thể hiện trên Hình 3.38. Cấu tạo của nó gồm: tấm điện môi mỏng có hằng số điện môi nhỏ, đ−ợc đặt trong mặt phẳng E của ống sóng chữ nhật, thanh dẫn kim loại trên bề mặt chất điện môi có dạng hình elíp hoặc hình tròn - đ−ợc tạo ra bằng ph−ơng pháp ăn mòn theo ảnh phim thông th−ờng. Các điốt pin và điốt tách sóng mắc ở vị trí đỉnh trục chính của hình elíp hoặc hình tròn. Các điốt, thanh dẫn kim loại tạo nên mạch cộng h−ởng tự điều chỉnh tham số theo mức công suất của tín hiệu cao tần truyền qua. Khi công suất tín hiệu vào nhỏ, các điốt có trở kháng cao, mạch cộng h−ởng bị mất cộng h−ởng do đó tổn hao đối với tín hiệu truyền qua nhỏ. Khi công suất tín hiệu vào lớn, dòng một chiều sinh ra từ điốt tách sóng làm trở 82 kháng của các điốt giảm. Khi đó, các điốt và thanh dẫn kim loại hình tròn hoặc elíp tạo nên mạch cộng h−ởng nối tiếp đối với mốt sóng H11 và làm cho mức hạn chế công suất của tín hiệu truyền qua lớn. Hình 3.38. Bộ hạn chế hai điốt trong mặt phẳng E của ống sóng. Mối quan hệ giữa tần số cộng h−ởng f0 và đ−ờng kính D của hình tròn cộng h−ởng (đối với hình elíp là đ−ờng kính lớn) đ−ợc xác định: 300εDπf 0 ≈ (3.191) với: ε - hằng số điện môi hiệu dụng của tấm điện môi, f0(GHz) - tần số cộng h−ởng và D(mm) - đ−ờng kính hình tròn (hoặc đ−ờng kính lớn của hình elíp). Sơ đồ t−ơng đ−ơng: Sơ đồ t−ơng đ−ơng của bộ hạn chế hai điốt trong mặt phẳng E đ−ợc chỉ ra trên hình 3.39. Mạch cộng h−ởng ở đây đ−ợc coi là mạch cộng h−ởng nối tiếp của cảm kháng L và dung kháng C. Giá trị của L và C đ−ợc xác định qua hệ số hạn chế QHC ở C L Điốt tách sóng Điốt PIN Hình 3.39: Sơ đồ t−ơng đ−ơng bộ hạn chế hai điốt trong mặt phẳng E. Ống dẫn súng Điốt PIN Tấm điện mụi Điốt tá ch sóng Thanh dẫn kim loại 83 chế độ thực hiện hạn chế công suất: 0 cHC 4π ZQ L f = (3.192) và 2 HC 2 c 3 QZ L4.10C= (3.193) ở đây: Zc (Ω) - trở kháng đặc tính, L(nH) - cảm kháng và C(pF) - dung kháng. 5. Chuyển mạch và hạn chế kiểu mạch cộng h−ởng hình chữ nhật. Cấu trúc: Thành phần chính của nó gồm hai đ−ờng mạch dải đầu vào và đầu ra riêng biệt với mạch cộng h−ởng hình chữ nhật có mắc hai điốt (Hình 3.40). Hình3.40. Bộ hạn chế kiểu mạch cộng h−ởng hình chữ nhật Có các ph−ơng án dùng điốt nh− sau: một điốt hạn chế thông th−ờng và một điốt hàng rào sốtky; một điốt tách sóng với một điốt pin (tăng khả năng hạn chế). Các điốt và mạch in (thanh dẫn kim loại) tạo nên mạch cộng h−ởng tự điều chỉnh với sự thay đổi độ dài điện của đ−ờng truyền. Bộ hạn chế kiểu này là kết hợp các nguyên lý làm việc của: bộ hạn chế tự cấp, bộ lọc chuyển mạch có điều khiển dòng một chiều từ bên ngoài và bộ lọc dùng các cặp đ−ờng song song. Khi công suất tín hiệu vào nhỏ, độ dài điện t−ơng đ−ơng của mạch cộng h−ởng chữ nhật (gồm cả 2 điốt) tại tần số làm việc bằng 1800, bộ hạn chế cho tổn hao thông qua nhỏ trong dải tần hẹp đối với tín hiệu cao tần. Khi công suất tín hiệu vào tăng đến ng−ỡng hạn chế sẽ xuất hiện dòng một chiều qua điốt tách sóng và làm giảm trở kháng của các điốt, do đó làm thay đổi (giảm) tần số cộng h−ởng của mạch cộng h−ởng - tức là mạch cộng h−ởng bị mất cộng h−ởng ở tần số làm việc, vì vậy công suất cao tần đầu vào sẽ bị phản xạ và tạo sự cách ly an toàn giữa đầu vào và đầu ra của bộ hạn chế. Đầu vào Điốt PIN Điốt tách sóng Đầu ra 84 Độ dài điện l1 và l2 của mạch cộng h−ởng chữ nhật đ−ợc xác định khi giải ph−ơng trình biểu diễn độ dài điện tổng cộng. Sơ đồ t−ơng đ−ơng: Mạch cộng h−ởng tự điều chỉnh đ−ợc coi nh− một mạch cộng h−ởng nối tiếp, hai điốt với trở kháng biến đổi đ−ợc mắc nối tiếp ở trong mạch. Hai đ−ờng mạch dải đầu vào, đầu ra đ−ợc ghép với mạch cộng h−ởng theo kiểu ghép điện dung với sơ đồ ghép hình π trên cơ sở các dung kháng - hình 3.41. Mạch t−ơng đ−ơng của các điốt gồm một dung kháng mắc song song với một trở kháng biến đổi. Cảm kháng L(nH) và dung kháng C(pF) đ−ợc xác định: 0 cHC 4π ZQ L f = (3.194) 0 0 C-C CC C Σ Σ= (3.195) 22 C 3 0 Z L x 10 x 4C HCQ = (3.196) )X(X 160C TS0PIN00 + −=Σ f (3.197) ở đây: QHC - hệ số hạn chế, f0(GHz) - tần số trung tâm của dải tần làm việc, ZC(Ω) - trở kháng đặc tính, XPIN0 và XTS0 là phản kháng của các điốt ở trạng thái trở kháng cao. Error! Trên đây chúng ta đã xem xét một số kiểu mạch để thực hiện hạn chế công suất siêu cao tần kiểu thụ động và chuyển mạch sử dụng các điốt bán dẫn (pin điốt và điốt tách sóng). Khi nghiên cứu ứng dụng phải tuỳ thuộc vào các yêu cầu kỹ thuật cụ thể phải đáp ứng mà lựa chọn kiểu mạch nào cho phù hợp, sau đó tính toán trên cơ sở lý thuyết kết hợp với thực nghiệm để hoàn thiện sản phẩm. Cg Cg Cg Cg Cap L C Cap Hình 3.41: Sơ đồ t−ơng đ−ơng của bộ hạn chế kiểu mạch cộng h−ởng hình chữ nhật trên mạch dải. PIN Điốt TS 85 3.6. Kết luận phần ba. Tất cả những lý thuyết siêu cao tần đ−ợc nêu ra trong phần này đều nhằm nhắc lại những khỏi niệm cở sở nhất liờn quan đến tớnh toỏn thiết kế mạch khuếch đại cao tần, từ đó cú một cỏi nhỡn chung nhất về việc tớnh toỏn thiết kế cũng như tớnh toỏn cỏc trường hợp cú thể xảy ra trong quỏ trỡnh thiết kế. Phần ba của báo cáo tập trung giới thiệu về đường truyền súng siêu cao tần với bước súng tớn hiệu nhỏ hơn hoặc bằng kớch thước vậy lý của cỏc phần tử trong mạch, trong đú miờu tả: hiện tượng vật lý xảy ra trờn đường truyền, hiện tượng phản xạ súng trờn đường truyền,tớnh toỏn cỏc đại lượng vật lý trờn đường truyền. Báo cáo cũng trỡnh bày về lý thuyết mạng hai cổng bốn cực, ma trận tỏn xạ, giản đồ Smith, tớnh toỏn phối hợp trở khỏng trong mạng siờu cao... Trong đú ma trận tỏn xạ là bộ tham số quan trọng khi tớnh toán thiết kế mạch siờu cao tần, bởi vỡ đõy là tham số có liờn quan trực tiếp đến hệ số phản xạ, cụng suất của tớn hiệu truyền trong mạch. Khối l−ợng cụng việc khi thiết kế bộ khuếch đại cao tần là rất lớn và phức tạp đòi hỏi phải có ph−ơng phỏp thiết kế hợp lý. Dự ỏn sử dụng phương phỏp đồ thị dựa trờn đồ thị Smith để tính toán thiết kế, bản chất của phương phỏp này là dựa vào tham số tỏn xạ của linh kiện để tớnh toỏn trờn giản đồ Smith các thông số của bộ khuếch đại: Miền trở khỏng đầu vào, đầu ra; Điều kiện làm việc ổn định; Cỏc vũng trũn hệ số khuếch đại và vũng trũn hệ số tạp; Hệ số phản xạ đầu vào, đầu ra cũng như cỏc hệ số phản xạ nguồn và hệ số phản xạ tải. Khú khăn chủ yếu khi thiết kế bộ khuếch đại cao tần là tớnh toỏn phối hợp trở khỏng đầu vào-ra, phối hợp ở một tần số riờng lẻ thỡ đơn giản nhưng ở cả một dải tần số làm thì rất khú nên đụi khi phải hy sinh một yờu cầu nào đú để cú thể đạt được một bộ khuếch đại theo mong muốn. Phần ba của báo cáo cũng đã tập trung giới thiệu: Một số cơ sở lý thuyết để tính toán thiết kế mạch hạn chế công suất cao tần; Các nguyên lý thực hiện hạn chế công suất cao tần; Một số kiểu mạch hạn chế công suất cao tần. Đây là những thông tin cơ bản và hết sức cần thiết cho việc tính toán thiết kế mạch hạn chế công suất để bảo vệ mạch khuếch đại cao tần tạp thấp. Mạch hạn chế ngoài nhiệm vụ quan trọng là bảo vệ nó cũn giỳp việc nõng cao dải động của bộ khuếch đại, tuy nhiờn nó cũng làm suy hao tớn hiệu truyền qua và làm tăng hệ số tạp, vì vậy khi tính toán cần phải biết hài hoà các chỉ tiêu mà vẫn đảm bảo đ−ợc chức năng bảo vệ quan trọng của nó. 86 Phần bốn Tính toán thiết kế, chế tạo bộ khuếch đại cao tần tạp âm thấp ứng dụng trong tuyến thu đài rađa Π37 Bộ khuếch đại cao tần tạp âm thấp cần chế tạo gồm hai phần: hạn chế công suất (bảo vệ) và khuếch đại cao tần tạp âm thấp. Sau đây, ta sẽ xem xét các nội dung tính toán thiết kế, chế tạo với từng phần riêng biệt và tổng thể sản phẩm. 4.1. Tính toán thiết kế, chế tạo bộ khuếch đại cao tần tạp thấp. 4.1.1. Tính toán thiết kế bộ khuếch đại cao tần tạp thấp. 4.1.1.1. Xác định chỉ tiêu kỹ thuật của bộ khuếch đại cao tần tạp thấp. Trên cơ sở các phân tích, đánh giá ở các phần trên, Dự án xác định chỉ tiêu kỹ thuật cụ thể của bộ khuếch đại cao tần tạp âm thấp cần chế tạo nh− sau: 1. Dải tần số làm việc: (2,7 - 3,1)GHz. 2. Hệ số khuếch đại trong dải tần làm việc: (28-32)dB. 3. Hệ số tạp trong dải tần làm việc: ≤ 3dB. 4. Nguồn nuôi: DC (8-18)V/100mA. 5. Kiểu đầu giắc vào /ra: Đầu N. 6. Dải thông của bộ khuếch đại: 500MHz. 7. Nguồn tín hiệu và tải là cáp đồng trục có điện trở sóng Z0 = 50Ω. 8. Khoảng nhiệt độ làm việc: (0 ữ70) 0C. 4.1.1.2. Chọn sơ đồ khối của mạch khuếch đại cao tần tạp thấp. Sơ đồ mạch khuếch đại cao tần tạp thấp đ−ợc lựa chọn dựa theo sơ đồ khối tổng quát của mạch khuếch đại cao tần dùng nhiều tầng khuếch đại bằng transistor. Hình 4.1 thể hiện sơ đồ khối một tầng khuếch đại trong mạch khuếch đại nhiều tầng đ−ợc lựa chọn với các phần tử khuếch đại là các transistor tr−ờng nội tạp nhỏ. Phối hợp Z đầu vào Phối hợp Z đầu ra ZS ZL S ΓS ΓIN ΓOUT ΓL Hình 4.1. Sơ đồ khối mạch khuếch đại cao tần tạp thấp. [GS] [G0] [GL] 87 Trên sơ đồ hình 4.1 thì GS; GL; G0 lần l−ợt là các mạch phối hợp đầu vào đầu ra và khuếch đại với hệ số truyền cực đại t−ơng ứng là GSMax; GLMax và G0Ma x. Hệ số khuếch đại công suất truyền của mạch đ−ợc xác định theo công thức 3.91. Thực tế cho thấy GSMax> GLMax , nên khi điều chỉnh hệ số khuếch đại của mạch thì việc chỉnh phối hợp đầu vào có tác dụng nhiều hơn ở đầu ra của mạch, việc điều chỉnh phối hợp đầu cũng sẽ làm cho độ nhạy của mạch khuếch đại thay đổi. Trong sơ đồ mạch khuếch đại tạp thấp nhiều tầng khuếch đại thì transitor của tầng đầu vào cần phải đảm bảo yêu cầu: hệ số tạp nhỏ (hệ số khuếch đại không cần cao), nh−ng đối với transistor của các tầng ra thì hệ số tạp không quá phải khắt khe và hệ số khuếch đại cũng không cần lớn để đảm bảo điều kiện ổn định. 4.1.1.3. Chọn linh kiện transistor cho mạch khuếch đại cao tần tạp thấp. Căn cứ theo các tiêu chuẩn kỹ thuật của mạch khuếch đại đã đ−ợc xác định và các tham số kỹ thuật cụ thể của từng loại transistor tr−ờng, Dự án lựa chọn transistor ATF36077 (hãng HP) cho tầng đầu vào và ERA-3MMIC (hãng Minicircuits) cho các tầng đầu ra. Tham số kỹ thuật của linh kiện transistor tr−ờng cho ở các bảng sau: Tham số của transistor tr−ờng ATF36077: ATF36077 - Chế độ thiên áp: Kí hiệu Tham số Đơn vị tính Giá trị Max VDS Điện áp cực D-S (Côlếctơ - Emítơ) V +3,0 VGS Điện áp cực G-S (Bazơ - Emítơ) V -3,0 VGD Điện áp cực G-S (Bazơ - Côlếctơ) V - 3,5 IDS Dòng côlếchtơ mA Ids PT Công suất tiêu tán mW 180 PIn Max Công suất cao tần cực đại ở đầu vào dBm +10 TSTG Dải nhiệt độ làm việc 0C -65 đến +150 ATF36077 - Cáctham số chức năng: TC = 25 0C; Z0 = 50Ω; VDS = 1,5V; IDS = 10mA Kí hiệu Tham số Đơn vị tính Danh định NF Hệ số tạp f = 4,00 GHz f = 12,0 GHz dB 0,3 0,5 GA Hế số khuếch đại f = 4,00 GHz f = 12,0 GHz dB 17,0 12,0 VGS Thiên áp cực Bazơ V - 0,20 88 ATF36077- Tham số tán xạ [ ở dải tần số (1-5)GHz]. Z0 = 50Ω; VDS = 1,5V; ID = 10mA S11 S21 S12 S22 f GHz Độ lớn Góc Độ lớn Góc Độ lớn Góc Độ lớn Góc 1,0 0,99 -17 5,010 163 0,016 78 0,60 -14 2,0 0,97 -33 4,904 147 0,030 66 0,59 -28 3,0 0,94 -49 4,745 132 0,043 54 0,57 -41 4,0 0,90 -65 4,556 116 0,054 43 0,55 -54 5,0 0,86 -79 4,357 102 0,063 33 0,53 -66 ATF36077- Tham số tạp [ ở dải tần số (1-6)GHz]. Z0 = 50Ω; VDS = 1,5V; ID = 10mA Hế số phản xạ tối −u ΓOPT Tần số GHz NFMIN dB Biên độ Pha Rn/Z0 1,0 0,30 0,95 12 0,40 2,0 0,30 0,90 25 0,20 4,0 0,30 0,81 51 0,17 6,0 0,30 0,73 76 0,13 ATF36077- Tham số tán xạ nội suy (ở các tần số làm việc của rađa Π37). Z0 = 50Ω; VDS = 1,5V; ID = 10mA S11 S21 S12 S22 f GHz Độ lớn Góc Độ lớn Góc Độ lớn Góc Độ lớn Góc 2,71 0,949 -44,19 4,794 136,50 0,0390 57,52 0,576 -34,37 2,83 0,946 -45,79 4,766 134,94 0,0420 56,03 0,570 -36,22 2,98 0,942 -47,49 4,759 132,78 0,0426 55,04 0,572 -38,05 3,01 0,940 -48,99 4,745 131,98 0,0432 53,96 0,569 -41,16 3,10 0,936 -50,59 4,726 130,40 0,0442 52,78 0,565 -42,08 ATF36077- Tham số tạp nội suy (ở các tần số làm việc của rađa Π37). Z0 = 50Ω; VDS = 1,5V; ID = 10mA Hế số phản xạ tối −u ΓOPT f GHz NFMIN dB Độ lớn Góc Rn/Z0 2,71 0,30 0,864 31,54 0,185 2,83 0,30 0,859 32,69 0,183 2,98 0,30 0,854 33,85 0,181 3,01 0,30 0,850 34,99 0,180 3,10 0,30 0,845 36,44 0,178 89 Tham số của transistor ERA-3MMI. ERA-3MMIC - Cáctham số chức năng (TC = 25 0C): Kí hiệu Tham số Đơn vị tính Danh định NF Hệ số tạp dB 3,5 GA Hế số khuếch đại f = 2,00 GHz f = 4,00 GHz dB 18,7 15,7 PIN Mức công suất vào cực đại dBm +13 TSTG Dải nhiệt độ làm việc 0C -65 ữ +150 ERA-3MMIC - Tham số tán xạ: Z0 = 50Ω; ICC = 35mA S11 S21 S12 S22 f GHz Độ lớn Góc Độ lớn Góc Độ lớn Góc Độ lớn Góc 2,0 0,20 101,53 11,00 80,11 0,07 -18,97 0,25 120,23 3,0 0,16 74,69 8,79 34,40 0,08 -37,88 0,24 104,67 4,0 0,15 171,29 6,99 -20,83 0,09 -55,67 0,25 91,54 5,0 0,14 72,67 5,88 -35,34 0,063 -79,99 0,25 68,29 ERA-3MMIC - Tham số tán xạ nội suy (ở các tần số làm việc của rađa Π37). Z0 = 50Ω; ICC = 35mA S11 S21 S12 S22 f GHz Độ lớn Góc Độ lớn Góc Độ lớn Góc