Đề tài Cấu trúc tổng đài NEAX - 61E và phân hệ chuyển mạch trong tổng đài NEAX - 61E

mã B3 Zs thay thế 3 số 0 liên tiếp thành các tổ hợp 00 V, mã B6 Zs thay thế 6 số 0 liên tiếp bằng tổ hợp 0 VBOVB. Các mã HDBN (High Denity Bipolar) thay thế n+1 số liên tiếp bằng các tổ hợp mã quy định. Các nước Tây Âu và cả nước ta dùng mã HDB3. Mã HDB3 thay thế số liên tiếp bằng các tổ hợp 00V hoặc B00V sao cho số bit B giưa 2 bit V là lẻ III. chuyển mạch PCM Chuyển mạch PCM là loại chuyển mạch ghép kênh dưạ trên công nghệ dồn kênh phân chia theo thời gian và điều chế xung mã. PCM là phương pháp truyền biên độ của PAM ( Điều biên xung) sau khi đã lượng tử hoá nó và sau khi biến đổi nó thành mã nhị phân. Do đó, việc tái mã hoá có thể được tiến hành dẽ ràng vì nó có thể rễ ràng phân biệt được các tín hieuẹ ngày cả khi có tạp âm trong đường truyền dẫn để cho phép kết nối giữa các khe thời gian trên các bit khác nhau người ta sử dụng cả hai loại theo không gian và thời gian. chuyển mạch thời gian được thực hiện các bộ nhớ đệm. chuyển mạch không theo thời gian tại các ma trận điểm nối. Sự kết nối qua mạng chuyển mạch bao hàm việc trao đổi thông tin, tin tức giữa một kênh vào và một kênh ra. Sự trao đổi này được hoàn tất qua một trình tự chuyển mạch theo không gian và thời gian nhất định. Khi một cuộc gọi bình thường đang diễn ra trong nhiều khung PCM. Trình tự này phải được lặp lại một lần trong mỗi khung PCM trong suốt cuộc gọi. Việc này cần đến một vài loại điều khiển có chu kỳ được thực hiện tại các bộ nhớ điều khiển. 1.2 Chuyển mạch thời gian (t) Định nghĩa chuyển mạch (t): Là chuyển đổi nội dung của 2 khe thời gian trên cùng một đường truyền PCM Điều khiển bộ nhớ 1 2 . . . . . F 1 2 . . . . . F Bộ đệm Bộ nhớ thoại Hình 1.5: Tiếp điểm thời gian Chuyển mạch thời gian gồm có một bộ nhớ tiếng nói, tự các từ trong đường PCM được làm trễ 1 khe thời gian ( ít hơn tống số khe của một khung) bộ nhớ tiếng nói được điều khiển bởi bộ nhớ điều khiển. Việc viết tin của các khe thời gian vào bộ nhớ tiếng nói có thể là liên tục là được điều khiển bởi một bộ nhớ đơn khi đó việc đọc tiếng nói trong bộ nhớ được điều khiển bởi một bộ đếm điều khiển. Bộ nhớ này có số tế bào bằng số khe thời gian và tại mỗi khe thời gian, nó ra lệnh đọc một tế bào nhất định trong bộ nhớ tiếng nói. Độ trì hoãn hiệu quả chuyển mạch kịp thời chính là hiệu số thời gian viết đọc tiếng nói ra từ bộ nhớ. Quan sát thấy rằng thanh chuyển thời gian làm việc không bình thường theo kiểu phân chia thời gian. Các tế bào nhớ giống nhau được sử dụng riêng cho một cuộc gọi nhất định trong suốt thời gian kết nối. Do vậy trong trường hợp này ta gặp một thực trạng “ Trái ngược” rằng không gian được phân thời gian còn tiếp thanh chuyển thời gian được phân thời gian . Các số liệu đưa vào được nạp vào các khe thời gian trong khung (Frame). để kết nối một đường thoại thông tin ở các khe thời gian được gửi từ đầu vào mạch chuyển mạch đến đầu ra. Mỗi đường thoại được định hình với một khe thời gian cụ thể, trong một luồng dữ liệu cụ thể. Theo đó mạch chuyển mạch thay đổi, một khe thời gian của một luồng số liệu cụ thể đến khe thời gian của một luồng số liệu káh, quá trình này gọi là quá trình trao đổi các khe thời gian. Khe thời gian đưa vào được ghi tạm thời vào bộ nhớ đệm Khe thời gian đầu vào Khe thời gian đầu ra Luồng khe thời đầu vào 1 3 ………………………. X 1 2 ……… Luồng khe thời đầu ra 4 x …………………….. 2 4 X …… Hình 1.6. Quy trình chuyển mạch theo khe thời gian Trên hình vẽ các khe thời gian đưa vào được lưu địa chỉ X của khung thực hiện luồng vào mỗi khe thời gian được lưu giữ ở các từ tương ứng. Lúc này số liệu của mỗi khung được thay thế bằng số liệu mới một lần. Các chức năng chuyển mạch khe thời gian liên quan đến việc chuyển mạch từ một khe thời gian đến khe thời gian được trọn ngẫu nhiên để đưa ra. Có sẵn quy trình là phương pháp đọc ngẫu nhiên theo ghi lần lượtngẫu nhiên (swrr) và ghi , đọc số liệu một cách ngẫu nhiên (SWRR) 1.3. Mức ghép của chuyển mạch thời gian: Chuyển mạch thời gian ( chuyển mạch T) thực hiện chức năng trao đổi vị trí khe thời gian các tín hiệu ghép 8 bit trên đường cao, không thể thiếu được việc xây dựng mạng chuyển mạch số. Việc ghi số liệu vào và đọc số liệu từ chuyển mạch thời gian do bộ đếm khe thời gian và bộ nhớ điều khiển thực hiện. chuyển mạch thời gian có chức năng lưu các tín hiệu âm thanh và các tín hiệu khác đã được mã hoá theo kỹ thuật số trên đường cao và có dung lượng chuyển mạch tương đương với số lượng khe thời gian được ghép. Số lượng khe thời gian mà chuyển mạch thời gian có thể chuyển mạch được cũng chính là mức ghép trên luồng cao là hạn chế. Tóm lại, để tăng bậc ghép của chuyển mạch thời gian cần phải thoả mãn 3 yêu cầu đó là: Xắp xếp các khung song song; giảm số lần thâm nhập chuyển mạch và giảm thời gian quay vòng 2. chuyển mạch không gian (S) Định nghĩa chuyển mạch s là chuyển đổi các khe thời gian, cùng một khe thời gian trên đường truyền PCM Vấn đề đặt ra là nếu mạch chuyển mạch xử lý thuê bao Module như là một điểm cuối của khe thời gian đơn, chỉ cần cop bộ nhớ có số “M” được tạo bởi các từ được dùng ở tốc độ thích hợp. Ví dụ trong trường hợp tần số lấy mẫu là 8Khz thì hệ thống có 128 khe thời gian có khả năng viết và đọc số liệu và bộ nhớ mỗi 125 ms/128=976nanôs ( nsec). Tuy nhiên, nếu hrệ thống trở lên lớn hơn, thì các yêu cầu về bộ nhớ và tốc độ truy cập có thể không đáp ứng nổi với công nghệ đang có hiện nay. Do vậy để tăng hiệu xuất của hệ thống, một phương pháp mở rộng dung lượng sử dụng các bộ phận tiêu chuẩn là cần thiết. Một trong phương pháp có sẵn cho mục đích này là trao đổi các khe thời gian bằng các dấu nối qua lại các nhóm chuyển mạch khe thời gian với công logic. Công nghệ này là chuyển mạch phân chia thời gian. chuyển mạch không gian bao gồm một ma trận điểm nối, ở đó có thể các điểm nối gồm các cổn điện tử số mỗi cột điểm nối được gắn với một cột bộ nhớ điều khiển, cột này có nhiều từ F là từ 32 đến 1024. Trong mỗi khe thời gian riêng ma trận nối. các tính năng như một ma trận theo không gian bình thường, phục vụ đầy đủ các yêu cầu để kết nối giữa các Bus vào ra. Các điểm nối được điều khiển bởi các tế bào nhất định trong bộ nhớ điều khiển. Ngay lúc chuyển dịch giữa hai khe thời gian bộ nhớ điều khiển chuyển một bước và tại khe thời gian mới một bộ điểm mới hoàn toàn khác được đưa vào hoạt động. Quá trình này được tiếp tục theo chu kỳ của các bước F. Cách phân theo thời gian này làm gia tăng hiệu xuất của các điểm nối lên từ 32 đến 1024 lần so với các chuyển mạch không gian bình thường. Chừng nào mà tin tức trong các bộ nhớ điều khiển chưa đổi thì trình tự chuyển mạch không gian và thời gian vẫn có thể làm thành chu kỳ khung tiếp khung. Trong thời gian kết nối của một cuộc gọi đàm, tin tức này được thay đổi do điều khiển khu vực và trung tâm. Bộ nhớ điều khiển 1 2 . . m Ma trận điểm nối ở đây thanh dấu chéo theo không gian tương tự như thanh quét sử dụng các tiếp điểm Rơle, trừ trường hợp yêu cầu một cổng lôgíc vận hành ở tốc độ cao. Một thanh quét được mô phỏng với một bên đầu vào là trục đứng, đầu ra là trục ngang. Công lôgic được dùng ở điểm cắt chéo của trục đứng và trục nằm ngang. Sự tiếp xúc phù hợp được tiến hành thông qua việc kích hoạt cổng lôgic tương ứng trong thời hạn của khe thời gian và nhờ đó thông tin được truyền đi từ bên đầu vào đến bên đầu ra. Đồng thời, khe thời gian tiếp theo một đường dẫn hoàn toàn khác đường trước đó có thể được lập ra 1 S11 1 S11 1 Sm1 s11 s11 s22 sm2 smn s2n s1n 1 2 n Chú ý ở đây là các khe thời gian của trục đứng và trục nằm ngang được phát sinh một cách tương ứng trong cùng một thời điểm. Và vì vậy ở thanh quét, việc chuyển khe thời gian không được thực hiện. Như trong trường hợp chuyển đổi khe thời gian, một bộ nhớ điều khiển có thông tin để kích hoạt các cổng tại các khe thời gian mong muốn là cần thiết. chuyển mạch không gian được sử dụng để chuyển mạch giữa các luồng cao. Trong chuyển mạch không gian bậc ghép của các khe thời gian được tăng lên bằng việc mở/đóng các cổng với tín hiệu 8 bít song song như trong trường hợp của các chuyển mạch thời gian. Với mục đích thực hiện một mạng chuyển mạch dung lượng lớn bằng một tổgn đài số, sử dụng một chuyển mạch thời gian đơn lẻ sẽ không thoả mãn đủ dung lượng, do vạy cần phải phối hợp thêm chuyển mạch T. Sử dụng chuyển mạch T, chuyển mạch S, hay phối hợp cả hai theo đó ta có mạng lưới được thiết lập. + Chuyển mạch T đơn + Chuyển mạch S đơn + Chuyển mạch T-S + Chuyển mạch S-T + Chuyển mạch T-S-T + Chuyển mạch S-T-S Sự phối hợp phức tạp hơn của T và S 3. Hệ thống trường chuyển mạch T-S-T. Cấu hình này cho phép hệ thống xử lý các cuộc gọi một cách không bị ngắt quãng do bị khoá ( Như hình vẽ) S mxn T T T T T T 1 1 1 1 2 2 2 2 n n m m Cấu trúc mạng T-S-T Trong việc điều khiển mạng khe thời gian ở đầu vào/đầu ra và khe thời gian ở chuyển mạch là không gian liên quan đến nhau. Nghĩa là trong trường hợp của T-S-T, thì khe thời gian đầu vào có thể được đấu nối với khe thời gian đầu ra bằng cách dùng khe thời gian trong đường chéo của chuyển mạch không gian. Để thuyết minh hoạt động của bộ chuyển mạch, theo sơ đồ, ta giả sử hệ thống điều khiển ra lệnh kết nối giữa thanh vào A, gắn khe thời gian vào số 2 đến Bus vào số 1 và thanh B gắn khe thời gian số 31 lên bus ra số 3. Để làm được việc này cần phải tìm ra một đường ruỗi trên mạng. Điều này bao gồm một khe thời gian nội bộ đang rỗi ở phía vào A cũng như phía ra B trong ma trận không gian. Việc tìm chọn được thực hiện bởi bộ điều khiển trung tâm. Khi khe thời gian nội trống đầu tiên ( Ví dụ khe thời gian số 7 được tìm thấy, thì số này các địa chỉ trên được chuyển đến thì các bộ điều khiển CM-A,B,C. Các địa chỉ này được chứa trong tế bào số 7 của bộ nhớ này. Từ PCM của A được viết vào tế bào số 2 của SM-A trong khoảng khe thời gian vào số 2. Nó được chứa ở đây đến khi khe thời gian nội bộ số 7 đến. Vì số các khe thời gian có thể có thể không trùng hết nên các khe thời gian từ số 0 đến 31. Tại các khe thời gian nội bộ số 7 đại chỉ tế bào nhớ số 2 được cung cấp từ CM-C và trên từ PCM được chuyển qua bộ SM-B. Sau cùng, khe thời gian đã ra số 31, từ PCM được phát về B. Trình tự này được lặp với qua mỗi khung thời gian, tạo nên một đường từ A đến B. Tuy nhiên vẫn không có đường từ B đến A. Để tổ chức được việc này, cần phải dùng đến hai phương thức. Hoặc đường thứ hai được thiết lập hoàn toàn độc lập với đường thứ nhất hoặc hai đường thiết lập liên kết với nhau. Phương thứuc duy nhất có thể được tạo nên một hệ thống mềm dẻo hơn trong khi phương thứ hai tạo điều kiện tiết kiện phần cứng như tính đối xứng của bộ chuyển mạch. Với phương thức thứ hai, việc tìm chọn cả hai đường được thực hiện qua một lần, trong đó phương thức thứ nhất cần phải thực hiện hai lần tìm chọn. Có một phương thức điều khiển hai đường liên lạc này, đường đi và đường quay về là phương thức đảo pha, nếu một đường rỗi từ A đến B tại một khe thời gian nhất định thì đường quay đảm bảo tại nửa khung khe thời gian sau. áp dụng vào ví dụ trên, ta có được đường đi tại khe thời gian số 7 và do đó đường đi về phải thựuc hiện ở khe thời gian số 7+32/2=23. 7 7 7 A 23 2 Từ A 2 23 23 23 23 2 Tới 2 Tới SM_B SM_B SM-B 2 3 3 3 3 3 Từ B B 31 31 SM-C SMA8-B SMA8 -B 2 2 7 7 7 7 Bộ điều khiển giảm đi theo phương thức kết hợp SM-A SM-A 23 SM-A Cấu trúc T – S – T và phương pháp đổi pha Để kết thúc cuộc gọi bộ điều khiển trung tâm ra lệnh xoá các từ tương ứng trong các bộ nhớ điều khiển. Sự cố tắt mạch tạo nên bởi hệ thống T-S-T rõ ràng tuỳ thuộc khả năng có thể tìm ra một cặp khe thời gian chống cho đường truyền giữa hai chuyển mạch thời gian. Đối với các giá trị thường dùng F, khả năng tát mạch rất nhỏ. Cho F=512 và lưu lượng mỗi kênh là 0,8 erlang thì khả năng tắt mạch nội bộ có thể đến mức rất nhỏ. Để hoàn toàn tắt mạch có thể thực hiện bằng hai cách: Hoặc tăng đôi tốc độ bít nội bộ nghĩa là tăng giá trị F thiết lập các bộ chuyển mạch trên hai mặt song song. Cả hai phương thức này đều được tăng đôi các thiết bị như vậy khả năng tắt mạch. Điều này có thể thấy rõ rằng bằng cách nối rộng F thành 2F. Trong trường hợp S-T-S, qúa trình tương tự T-S-T được tiến hành. Trên hình vẽ mô tả một mạng S-T-S S NxP S MxN T T T 1 1 2 2 1 2 m 1 2 p Hình 1.9: Cấu trúc mạng S-T-S Việc lựa chọn khe thời gian đầu vào/đầu ra được xác định rằng đường giao tiếp theo yêu cầu. Do bộ biến đổi khe thời gian có thể được thay đổi bằng cách dùng hai chuyển mạch không gian, độ linh hoạt đầu nối được cải thiện. Dựa vào phương thứuc được sử dụng trong việc thiết lập đường đi và đường quay về, hệ thống S-T-S ra đời với một ít khác biệt. Trong hình sau trình bày một số cấu trúc S-T-S. Trong đó cùng tế bào chuyển mạch thời gian như phần trên được sử dụng cho hai đường kết nối. Nó làm việc như sau: Tại khe thời gian Ta, các điểm kết nối Ta đã chỉ định được đưa vào hoạt động, từ PCM ở nối vào đầu A được viết vào tế bào nhất định trong chuyển mạch thời gian . Từ PCM này được chứa ở đó đến khi khe thời gian Tb. Lúc bấy giừo các điểm nối Tb đã được chỉ định được tác động vào từ ngõ A ở nối ra B sau đó từ PCM từ nối vào B được viết vào tế bào nhớ. Tại khe thời gian Ta sang từ ở ngõ B này được đọc về lối ra A và cứ thế tiếp tục. Việc tắt mạch của hệ thống S-T-S này thuỳ thuộc vào khả năng tìm ra một tế bào nhớ rỗi trong những chuyển mạch thời gian, chuyển mạch này cũng được. Một hệ thống hoàn toàn được thực hiện tuy số chuyển mạch thời gian gấp đôi số nối vào và nối ra trừ đi 1 Tới A Tới B Tới A Tới B TA TB TA TB S TB TA TB TA TA TB TB TA S Hình 1.10: Cấu trúc mạng S – T - S 4. Nguyên lý nhớ T-S Các tổ hợp chuyển mạch không gian và chuyển mạch thời gian có thể chia làm hai kiểu phương pháp chính là: Phương pháp có chuyển mạch thời gian ở ngoài như T-S-T và phương pháp có chuyển mạch không gian ở ngoài S-T-S. Vì vậy với một nguyên lý chuyển mạch cơ bản thứ b là một biến thể cấu trúc T-S nhưng ta lại gọi là nguyên lý nhớ. Vì không có kiểu chuyển mạch không gian thực sự được áp dụng. Bộ chuyển mạch làm việc thực sự như hình vẽ: Giả sử bộ chuyển mạch gồm 32 bus vào/ra, mỗi bus chứa 32 khe thời gian . Tốc độ bit được chọn như thế nào để 32x32=1024 khe thời gian nội bộ. Bộ nhớ điều khiển được chọn loại có 32 ô, mỗi ô có 32 tế bào, nghĩa là tổng cộng có 1024 tế bào. Như vậy số khe thời gian nộ bộ và số tế bào nhớ vừa đúng với yêu cầu kết nối của bộ chuyển mạch. Hoạt động của bộ chuyển mạch dựa vào quan hệ nhất định giữa các tế bào của bộ nhớ điều khiển và các nối ra. 32 ô tế bào trong bộ nhớ trương ứng với 32 khe thời gian, trong đó 32 khe thời gian tế bào nhơ tương ứng với 32 khe nối ra của bộ chuyển mạch . 0 0 7 Từ A 1 Từ B 31 7 Từ A 31 7 Từ A 31 7 Từ A 0 7 Từ A Các khe thời gian vào Các khe thời gian vào 0 1 31 0 31 0 1 31 0 7 31 (S) 7 Từ A REG REG REG 31 7 Từ A 0 7 Từ A 1 7 Từ A (T) 7 Từ A Đến A Đến B Hình 1.11: Mạng chức năng số – Nguyên lý số Chương II phân hệ chuyển mạch trong tổng đài neax – 61 E I. Tổng quan: Phân hệ chuyển mạch của NEAX - 61E là một hệ thống chuyển mạch theo thời gian (TDNW), có cấu trúc gồm 4 tầng chuyển mạch T-S-S-T. Mỗi hệ thống bao gồm 22 mạng chuyển mạch theo thời gian (TDNW), có cấu hình kép và mỗi mạng chuyển mạch được điều khiển bởi một cuộc gọi độc lập CLP. Mỗi TDNW có khả năng thực hiện và có khả năng ghép 2880 kênh thông tin và lưu thoại tối đa là 27.000 erlang. Mỗi TDNW có 6 chuyển mạch thời gian cấp 1-T1, mộ chuyển mạch không gian cấp 1-S1, một chuyển mạch không gian cấp 2-S2 và 6 chuyển mạch không gian cấp 2-T2. II. Chức năng cơ bản của phân hệ chuyển mạch Trong phân hệ chuyển mạch gồm có 4 đường SHW (Subhighway) từ bộ ghép kênh sơ cấp (PMUX) hoặc bộ phân kênh sơ cấp (PDMUX) kết nối với bộ phân kênh thứ cấp (SMUX) / hoặc bộ phân kênh thứ cấp (SDMUX) ở trong Moudle đường thoại SPM (Speech Path Moudle). Mỗi đường SHW truyền với tốc độ 8,448 Mb/s. Mức ghép kênh là 120 kênh thông tin/128 khe thời gian được chuyển mạch /132 khe thời gian vật lý, có 4 khe thời gian được sử dụng cho dữ liệu điều khiển liên kết thông tin với các bộ điều khiển của mỗi phân hệ ứng dụng. (HW 5) (HW4) (HW3) (s1) (HW2) (HW1) To/From/4PMUX/ PDMUX To Fre JHW (HW0) (24) (5) 6 X24 ES ES T1 DPAD S M U X (4)) ES T.CTL P.CTL Block SSW S1.CTL ES (s2) Block TWS (6) ES S D M U X (4) (24) 6 X24 T2.CTL T2 ES S2.CTL sssssssSSSsssssssssssss122SSSSSSss11111SssssssssSS2.CTL CTL.INTF Block TWS CTL.INTF SDR 0 SDR 1 SMC Hệ chuyển mạch SPC BIU Đường dây thoại SBP SPI Hệ xử lí Đường dây hệ thống MM CPU CPM CMA Tới/ từ CMM qua CMA Hình2.1: Cấu trúc hệ thống chuyển mạch Nhìn vào cấu trúc của phân hệ chuyển mạch cho thấy một đường tín hiệu được gửi qua SHW từ PMUX vào bộ thu CR sau đó qua mạch nhớ đàn hồi ES (Slastic Store). Trong tầng này dòng xung đưa đến ở các thời điểm khác nhau. Do đó độ dài cáp giữa phân hệ chuyển mạch và phân hệ ứng dụng có thể thay đổi. Tín hiệu nhận được ở SMUX có 512 khe thời gian có thể chuyển mạch được ghép kênh. ở đầu ra của SMUX tín hiệu được đưa tới tầng chuyển mạch thời gian đầu vào T1, sau khi đưa đến bộ đếm số DPAD (Digital Pad). Trong tầng chuyển mạch thời gian T1 nhận được dòng xung điều chế PCM sẽ ghi vào bộ nhớ đệm 512 theo trình tự thời gian. Mỗi từ mã PCM trong bộ nhớ đệm được lọc ra một cách ngẫu nhiên phù hopự với lệnh điều khiển T1 - CLT nhận được từ bộ điều khiển chuyển mạch SPC. Lúc này chuyển mạch thời gian thứ nhất đã được thực hiện. Từ mã PCM được gửi ra bởi bộ nhớ chuyển mạch không gian đầu vào S1 tới một tổng 24 đường JHW, S1 là ma trận chuyển mạch không gian có 6 x 24 cổng. Mỗi mạng chuyển mạch có cấu trúc đối xứng gồm có 6 tầng chuyển mạch thời gian đầu vào T1 vào một tầng chuyển mạch không gian đầu vào S1, một tầng chuyển mạch không gian đầu ra S2, 6 tầng chuyển mạch thời gian đầu ra T2 và 24 JHW (Juntor Highway). Tất cả các khối này có cấu trúc kép một cách đầy đủ và được lắp đặt trong một Moudle đường thoại SPM (Speech Path Moudle). Từ mỗi mạng chuyển mạch có cấu trúc khối chuẩn hoá nên có hiệu quả cao, mạng có thể được cấu trúc để có thể điều khiển bất kỳ yêu cầu nào về lưu lượng. Trong 24 đường JHW có 2 ữ 6 đường dùng để liên kết các mạng khác. Tốc độ truyền dẫn của mỗi đường JHW là 8,448 Mb/s. S2 cũng là một ma trận 24 x 6 cổng, các từ mã PCM đi xuyên qua các đường JHW đã định trước và kết nối với S2 và được truyền qua các đường HW đến chuyển mạch thời gian đầu ra T2. Dòng xung mã PCM từ S2 sẽ được ghi vào bộ nhớ đệm T2, một cách lần lượt theo trình tự thời gian. Mỗi từ mẫn PCM được ghi vào bộ nhớ đệm, sau đó được đọc ra một cách ngẫu nhiên phù hợp với các kênh điều khiển T2 - CLT. Sau đó mỗi từ mã PCM được gửi đến bộ phận kênh bậc hai SDMUX. Bộ phận kênh bậc hai SDMUX phân bố mỗi từ mã PCM tới 4 đường SHW có 120 kênh thông tin cho tất cả 132 khe thời gian vật lý. Các bộ điều khiển chuyển mạch SPC có cấu trúc kép để cung cấp cho mỗi mạng chuyển mạch. Các chức năng của bộ điều khiển chuyển mạch SPC dưới sự điều khiển của bộ xử lý cuộc gọi CLP (Call Processor) bao gồm: - Điều khiển việc chiếm giữ và giải phóng của tuyến thoại trong mạng chuyển mạch. - Cung cấp giao tiếp cho thông tin điều khiển chuyển mạch giữa các mạng chuyển mạch và bộ xử lý cuộc gọi CLP. - Thu thập các thông tin bảo dưỡng khác nhau. - Cung cấp các thông tin bảo dưỡng đã thu thập cho bộ xử lý khai thác và bảo dưỡng OMP (Operration And Maintenance Processor). Bộ điều khiển trường chuyển mạch SPC cũng điều khiển cấu hình mỗi phân hệ phù hợp với các thông tin cung cấp bởi OMP. Bộ điều khiển trường chuyển mạch bao gồm hai phần chức năng. + Lệnh chiếm giữ và giải phóng đường thoại dưới sự điều khiển của bộ xử lý cuộc gọi CLP thông qua khói giao diện BIU (Bus Interface Unit) lệnh được giải mã. Các lệnh này cung cấp tơí T1. S1, S2, T2 và mạch điều khiển bộ nhớ đệm DPAD trong các Moudle chuyển mạch tuyến thoại (SPM). + Giao diện cho việc thông tin giữa bộ điều khiển phân hệ ứng dụng và bộ xử lý cuộc gọi CLP. Bộ điều khiển trường chuyển mạch SPC nhận lệnh điều khiển thông qua đơn vị giao diện Bus (BIU) mà CLP gửi tới mỗi bộ điều khiển. Bộ điều khiển trường chuyển mạch SPC nhận dạng bộ điều khiển mà lệnh điều khiển được cung cấp, tập hợp các lệnh điều khiển vào khung đã được xác định trước và lưu trữ thông tin đã được thu thập vào bộ thu tín hiệu và bộ phân bố tín hiệu đầu ra SRDO (Singnal Receiver And Distrbutor Ouput). Bộ điều khiển tuyến thoại SPC gửi thông tin đã nhới tới mỗi TSW (Time Switch) với thời gian xác định trước. Khối chuyển mạch thời gian TSW gửi thông tin đã nhận được đến bộ điều khiển của mỗi phân hệ ứng dụng bằng cách chèn thông tin vào các khe thời gian số liệu điều khiển trên đường SHW. Thông tin trả lời từ mỗi phân hệ ứng dụng bao gồm một lệnh hay thông tin riêng lưu trữ trong SRD trong SPC. Các bản tin đến cuộc gọi CLP, nó đã được nhớ trong bộ thu và phân bố tín hiệu đầu vào SRDI (Signal Rceceiver And Distrbutor Input) sẽ được tạo bởi việc điều khiển hàng nhớ vào các bộ nhớ hàng phần cứng khác nhau tuỳ theo với nội dung của nó. Những thông tin này được đưa tới CLP qua bộ giao tiếp Bus BIU nhờ kết quả của phần mềm điều khiển quá trình quét CLP. Có hai bị nhớ: Bộ nhớ hàng chung và bộ nhớ hàng thông tin bảo dưỡng. Bộ nhớ hàng chung sắp xếp các bảng tin cho xử lý cuộc gọi bình thường. Còn bộ nhớ hàng thông tin bảo dưỡng sắp xếp các cảnh báo riêng, các bảng tin bảo dưỡng , số liệu và kết quả chuẩn đoán. Hai bộ nhớ này được cung cấp để điều khiển rễ ràng cho các hoạt động của bộ xử lý cuộc gọi CLP. Việc xử lý cuộc gọi được chia ra bởi nhiều CLP. Mỗi CLP điều khiển một phần của phân hệ chuyển mạch. Ngoài ra CLP còn có cấu trúc kép điều khiển một mạng chuyển mạch thông tin giữa các CLP được thực hiện qua hệ thống Bus SB ( System Bus ) dưới sự điều khiển của một bộ điều khiển Bus liên kết BC (Bus Controller ) trong phân hệ xử lý. CLP có một bộ nhớ chính MM (Main Memory) chứa chương trình xử lý cuộc gọi và biểu đồ trạng thái bận, rỗi của mạng. Thông tin trong phân hệ chuyển mạch được thực hiện thông qua hệ thống Bus hệ thống SBP (System Processor Moudle). SBP nhận lệnh điều khiển và truyền số liệu từ đơn vị điều khiển trung tâm CPU trong Moudle xử lý điều khiển CPM (Control Processor Module). Bộ nhớ gồm bộ nhớ chính liên kết với bộ xử lý điều khiển (Control Processor) và bộ nhớ CM (Common Memory). Từ CPU hay các lệnh xử lý sử dụng MM và CM phân chia chức năng điều kiển của MM và CM cốt để chúng được sử dụng dễ dàng và có hiệu quả. Mỗi Module chuyển mạch SPM có cấu trúc kép. Việc truy nhập qua lại SHW cấu trúc kép được tạo ra thông qua chuyển mạch truy nhập chéo đã cho giữa các mạch nhớ đàn hồi ES và SMUX theo hướng đi và giữa SDMUX và bộ nhớ CD theo hướng về. Các mạch bảo dưỡng cho hoạt động bình thường của phần cứng. Chức năng này được thực hiện bằng cách kiểm tra các Bit chẵn lẻ của mạch nhớ, kiểm tra cụm tín hiệu Pilot truyền qua sử dụng một khe thời gian riêng của các đường SHW, JHW, SMUX / SDMUX và chuyển mạch không gian. Chức năng giám sát của SPM cho phép hệ thống có độ tin cậy cao và dễ dàng chuẩn đoán khi có lỗi. 1. Đặc tính ghép kênh: Mạng chuyển mạch số có cấu trúc 4 tầng với hai hướng thông qua việc chuyển mạch sẽ được yêu cầu cho một cuộc gọi (Một hướng đi và một hướng về). Các tầng chuyển mạch có cấu trúc T1 - S1 - S2 - T2 và hướng yêu cầu cho một kết nối sẽ là cả T1, S1, S2, T2. Để có chuyển mạch số dung lượng lớn việc ghép kênh ở mức 3 là điều cần thiết và quá trình này xảy ra trong hai vòng. Trong phân hệ ứng dụng, đường dây thuê bao sẽ mã hoá và sau đó được tập trung vào một 120 kênh trên đường dây PCM. SHW. Tương tự, các trung kế mã hoá thành các đường PCM HW. Bốn đường HW được ghép thành một đường SHW có 132 khe thời gian vật lý và 120 kênh thông tin. Trong tổng đài, các tuyến truyền dẫn PCM là đường PCM HW có 30 kênh và 4 đường HW được ghép thành một đường SHW. Tốc độ Bit ở mỗi đường SHW là 8,448Mb/s (132 x 64Kb/s) và số liệu mã hóa vẫn ở dạng nối tiếp. Nghĩa là 8 Bit đại diện cho một mẫu đã mã hoá của tín hiệu tương tự ở đầu phát vẫn ở dạng nối tiếp. Có 120 kênh có thể được sử dụng, nhưng có 128 khe thời gian được chuyển mạch với tốc độ 8,192Mb/s (128 x 64Kb/s). Điều quan trọng được thấy rằng ghép kênh theo thời gian được thực hiện bằng cách chèn khe thời gian. Đó là khe thời gian trong mỗi đường PCM HW được chèn vào khung của SHW. ở đầu của phân hệ chuyển mạch SMUX / SDMUX tiếp nhận 4 đường SHW (ở tốc độ 8,448Mb/s) và ghép chúng thành một đường HW có 528 khe thời gian và 480 kênh. Tuy nhiên tốc độ trên mỗi đường HW được giảm từ 33,792Mb/s (64 x 528Kb/s) xuống còn 4,224Mb/s (8 x 523Kb/s) bằng cách chuyển 8 Bit nối tiếp thành 8 Bit song song. Name 32 Ch.PCM HIGHWAY SUB HIGHWAY HIGHWAY Junctor HIGHWAY HIGHWAY SUB HIGHWAY 32 Ch.PCM HIGHWAY Viết tắt 32 PCM HW SHW HW JHW HW SHW 32 PCM HW Tần số nhịp 2,048MHz 8,448MHz 4,224M