Đề tài Điều khiển thiết bị từ xa thông qua máy tính

R2 và hai bit CCPxCON bằng với giá trị 2 bit của bộ chia tần số prescaler, pin của khối CCP lại được đưa về mức thấp, như vậy ta có được hình ảnh của xung điều chế tại ngõ ra của khối PWM như hình 2.14. Một số điểm cần chú ý khi sử dụng khối PWM: Timer2 có hai bộ chia tần số prescaler và postscaler. Tuy nhiên bộ postscaler không được sử dụng trong quá trình điều chế độ rộng xung của khối PWM. Nếu thời gian duty cycle dài hơn thời gian chu kì xung period thì xung ngõ ra tiếp tục được giữ ở mức cao sau khi giá trị PR2 bằng với giá trị TMR2. 2.12 GIAO TIẾP NỐI TIẾP 1.12.1 USART USART (Universal Synchronous Asynchronous Receiver Transmitter) là một trong hai chuẩn giao tiếp nối tiếp.USART còn được gọi là giao diện giao tiếp nối tiếp nối tiếp SCI (Serial Communication Interface). Có thể sử dụng giao diện này cho các giao tiếp với các thiết bị ngọai vi, với các vi điều khiển khác hay với máy tính. Các dạng của giao diện USART ngọai vi bao gồm: Bất động bộ (Asynchronous). Đồng bộ_ Master mode. Đồng bộ_ Slave mode. Hai pin dùng cho giao diện này là RC6/TX/CK và RC7/RX/DT, trong đó RC6/TX/CK dùng để truyền xung clock (baud rate) và RC7/RX/DT dùng để truyền data. Trong trường hợp này ta phải set bit TRISC và SPEN (RCSTA) c0để cho phép giao diện USART. PIC16F877A được tích hợp sẵn bộ tạo tốc độ baud BRG (Baud Rate Genetator) 8 bit dùng cho giao diện USART. BRG thực chất là một bộ đếm có thể được sử dụng cho cả hai dạng đồng bộ và bất đồng bộ và được điều khiển bởi thanh ghi PSBRG. Ở dạng bất đồng bộ, BRG còn được điều khiển bởi bit BRGH ( TXSTA). Ở dạng đồng bộ tác động của bit BRGH được bỏ qua. Tốc độ baud do BRG tạo ra được tính theo công thức sau: Trong đó X là giá trị của thanh ghi RSBRG ( X là số nguyên và 0<X<255). Các thanh ghi liên quan đến BRG bao gồm: TXSTA (địa chỉ 98h): chọn chế độ đòng bộ hay bất đồng bộ ( bit SYNC) và chọn mức tốc độ baud (bit BRGH). RCSTA (địa chỉ 18h): cho phép hoạt động cổng nối tiếp (bit SPEN). RSBRG (địa chỉ 99h): quyết định tốc độ baud. 2.12.1.1 USART BẤT ĐỒNG BỘ Ở chế độ truyền này USART hoạt động theo chuẩn NRZ (None-Return-to-Zero), nghĩa là các bit truyền đi sẽ bao gồm 1 bit Start, 8 hay 9 bit dữ liệu (thông thường là 8 bit) và 1 bit Stop. Bit LSB sẽ được truyền đi trước. Các khối truyền và nhận data độc lập với nhau sẽ dùng chung tần số tương ứng với tốc độ baud cho quá trình dịch dữ liệu (tốc độ baud gấp 16 hay 64 lần tốc độ dịch dữ liệu tùy theo giá trị của bit BRGH), và để đảm bảo tính hiệu quả của dữ liệu thì hai khối truyền và nhận phải dùng chung một định dạng dữ liệu. 2.12.1.1.1 TRUYỀN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART BẤT ĐỒNG BỘ Thành phần quan trọng nhất của khối truyền dữ liệu là thanh ghi dịch dữ liệu TSR (Transmit Shift Register). Thanh ghi TSR sẽ lấy dữ liệu từ thanh ghi đệm dùng cho quá trình truyền dữ liệu TXREG. Dữ liệu cần truyền phải đựơc đưa trước vào thanh ghi TXREG. Ngay sau khi bit Stop của dữ liệu cần truyền trước đó được truyền xong, dữ liệu từ thanh ghi TXREG sẽ được đưa vào thanh ghi TSR, thanh ghi TXREG bị rỗng, ngắt xảy ra và cờ hiệu TXIF (PIR1) được set. Ngắt này được điều khiển bởi bit TXIE (PIE1). Cờ hiệu TXIF vẫn được set bất chấp trạng thái của bit TXIE hay tác động của chương trình (không thể xóa TXIF bằng chương trình) mà chỉ reset về 0 khi có dữ liệu mới được đưa vào thanhh ghi TXREG. Trong khi cờ hiệu TXIF đóng vai trò chỉ thị trạng thái thanh ghi TXREG thì cờ hiệu TRMT (TXSTA) có nhiệm vụ thể hiện trạng thái thanh ghi TSR. Khi thanh ghi TSR rỗng, bit TRMT sẽ được set. Bit này chỉ đọc và không có ngắt nào được gắn với trạng thái của nó. Một điểm cần chú ý nữa là thanh ghi TSR không có trong bô nhớ dữ liệu và chỉ được điều khiển bởi CPU. Khối truyền dữ liệu được cho phép hoạt động khi bit TXEN (TXSTA) được set. Quá trình truyền dữ liệu chỉ thực sự bắt đầu khi đã có dữ liệu trong thanh ghi TXREG và xung truyền baud được tạo ra. Khi khối truyền dữ liệu được khởi động lần đầu tiên, thanh ghi TSR rỗng. Tại thời điểm đó, dữ liệu đưa vào thanh ghi TXREG ngay lập tức được load vào thanh ghi TSR và thanh ghi TXREG bị rỗng. Lúc này ta có thể hình thành một chuỗi dữ liệu liên tục cho quá trình truyền dữ liệu. Trong quá trình truyền dữ liệu nếu bit TXEN bị reset về 0, quá trình truyền kết thúc, khối truyền dữ liệu được reset và pin RC6/TX/CK chuyển đến trạng thái high-impedance. Trong trường hợp dữ liệu cần truyền là 9 bit, bit TX9 (TXSTA) được set và bit dữ liệu thứ 9 sẽ được lưu trong bit TX9D (TXSTA). Nên ghi bit dữ liệu thứ 9 vào trước, vì khi ghi 8 bit dữ liệu vào thanh ghi TXREG trước có thể xảy ra trường hợp nội dung thanh ghi TXREG sẽ được load vào thanh ghi TSG trước, như vậy dữ liệu truyền đi sẽ bị sai khác so với yêu cầu. Tóm lại, để truyền dữ liệu theo giao diện USART bất đồng bộ, ta cần thực hiện tuần tự các bước sau: 1. Tạo xung truyền baud bằng cách đưa các giá trị cần thiết vào thanh ghi RSBRG và bit điều khiển mức tốc độ baud BRGH. 2. Cho phép cổng giao diện nối tiếp nối tiếp bất đồng bộ bằng cách clear bit SYNC và set bit PSEN. 3. Set bit TXIE nếu cần sử dụng ngắt truyền. 4. Set bit TX9 nếu định dạng dữ liệu cần truyền là 9 bit. 5. Set bit TXEN để cho phép truyền dữ liệu (lúc này bit TXIF cũng sẽ được set). 6. Nếu định dạng dữ liệu là 9 bit, đưa bit dữ liệu thứ 9 vào bit TX9D. 7. Đưa 8 bit dữ liệu cần truyền vảo thanh ghi TXREG. 8. Nếu sử dụng ngắt truyền, cần kiểm tra lại các bit GIE và PEIE (thanh ghi INTCON). Các thanh ghi liên quan đến quá trình truyền dữ liệu bằng giao diện USART bất đồng bộ: Thanh ghi INTCON (địa chỉ 0Bh, 8Bh, 10Bh, 18Bh): cho phép tất cả các ngắt. Thanh ghi PIR1 (địa chỉ 0Ch): chứa cờ hiệu TXIF. Thanh ghi PIE1 (địa chỉ 8Ch): chứa bit cho phép ngắt truyền TXIE. Thanh ghi RCSTA (địa chỉ 18h): chứa bit cho phép cổng truyền dữ liệu (hai pin RC6/TX/CK và RC7/RX/DT). Thanh ghi TXREG (địa chỉ 19h): thanh ghi chứa dữ liệu cần truyền. Thanh ghi TXSTA (địa chỉ 98h): xác lập các thông số cho giao diện Thanh ghi SPBRG (địa chỉ 99h): quyết định tốc độ baud. 2.12.1.1.2 NHẬN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART BẤT ĐỒNG BỘ Dữ liệu được đưa vào từ chân RC7/RX/DT sẽ kích hoạt khối phục hồi dữ liệu. Khối phục hồi dữ liệu thực chất là một bộ dịch dữ liệu ctốc độ cao va có tần số hoạt động gấp 16 lần hoặc 64 lần tần số baud. Trong khi đó tốc độ dịch của thanh thanh ghi nhận dữ liệu sẽ bằng với tần số baud hoặc tần số của oscillator. Bit điều khiển cho phép khối nhận dữ liệu là bit RCEN (RCSTA). Thành phần quan trọng nhất của khối nhận dữ liệu là thsnh ghi nhận dữ liệu RSR (Receive Shift Register). Sau khi nhận diện bit Stop của dữ liệu truyền tới, dữ liệu nhận được trong thanh ghi RSR sẽ được đưa vào thanh ghi RCGER, sau đó cờ hiệu RCIF (PIR1) sẽ được set và ngắt nhận được kích hoạt. Ngắt này được điều khiển bởi bit RCIE (PIE1). Bit cờ hiệu RCIF là bit chỉ đọc và không thể được tác động bởi chương trình. RCIF chỉ reset về 0 khi dữ liệu nhận vào ở thanh ghi RCREG đã được đọc và khi đó thanh ghi RCREG rỗng. Thanh ghi RCREG là thanh ghi có bộ đệm kép (double-buffered register) và hoạt động theo cơ chế FIFO (First In First Out) cho phép nhận 2 byte và byte thứ 3 tiếp tục được đưa vào thanh ghi RSR. Nếu sau khi nhận được bit Stop của byte dữ liệu thứ 3 mà thanh ghi RCREG vẫn còn đầy, cờ hiệu báo tràn dữ liệu (Overrun Error bit) OERR(RCSTA) sẽ được set, dữ liệu trong thanh ghi RSR sẽ bị mất đi và quá trình đưa dữ liệu từ thanh ghi RSR vào thanh ghi RCREG sẽ bị gián đoạn. Trong trường hợp này cần lấy hết dữ liệu ở thanh ghi RSREG vào trước khi tiếp tục nhận byte dữ liệu tiếp theo. Bit OERR phải được xóa bằng phần mềm và thực hiện bằng cách clear bit RCEN rồi set lại. Bit FERR (RCSTA) sẽ được set khi phát hiện bit Stop dủa dữ liệu được nhận vào. Bit dữ liệu thứ 9 sẽ được đưa vào bit RX9D (RCSTA). Khi đọc dữ liệu từ thanh ghi RCREG, hai bit FERR và RX9D sẽ nhận các giá trị mới. Do đó cần đọc dữ liệu từ thanh ghi RCSTA trước khi đọc dữ liệu từ thanh ghi RCREG để tránh bị mất dữ liệu. Tóm lại, khi sử dụng giao diện nhận dữ liệu USART bất đồng bộ cần tiến hành tuần tự các bước sau: 1. Thiết lập tốc độ baud (đưa giá trị thích hợp vào thanh ghi SPBRG và bit BRGH. 2. Cho phép cổng giao tiếp USART bất đồng bộ (clear bit SYNC và set bit SPEN). 3. Nếu cần sử dụng ngắt nhận dữ liệu, set bit RCIE. 4. Nếu dữ liệu truyền nhận có định dạng là 9 bit, set bit RX9. 5. Cho phép nhận dữ liệu bằng cách set bit CREN. 6. Sau khi dữ liệu được nhận, bit RCIF sẽ được set và ngắt được kích hoạt (nếu bit RCIE được set). 7. Đọc giá trị thanh ghi RCSTA để đọc bit dữ liệu thứ 9 và kiểm tra xem quá trình nhận dữ liệu có bị lỗi không. 8. Đọc 8 bit dữ liệu từ thanh ghi RCREG. 9. Nếu quá trình truyền nhận có lỗi xảy ra, xóa lỗi bằng cách xóa bit CREN. 10. Nếu sử dụng ngắt nhận cần set bit GIE và PEIE (thanh ghi INTCON). Các thanh ghi liên quan đến quá trình nhận dữ liệu bằng giao diện USART bất đồng bộ: Thanh ghi INTCON (địa chỉ 0Bh, 8Bh, 10Bh, 18Bh): chứa các bit cho phép toàn bộ các ngắt (bit GIER và PEIE). Thanh ghi PIR1 (địa chỉ 0Ch): chứa cờ hiệu RCIE. Thanh ghi PIE1 (địa chỉ 8Ch): chứa bit cho phép ngắt RCIE. Thanh ghi RCSTA (địa chỉ 18h): xác định các trang thái trong quá trình nhận dữ liệu. Thanh ghi RCREG (địa chỉ 1Ah): chứa dữ liệu nhận được. 2.12.1.1.2 USART ĐỒNG BỘ Giao diện USART đồng bộ được kích hoạt bằng cách set bit SYNC. Cổng giao tiếp nối tiếp vẫn là hai chân RC7/RX/DT, RC6/TX/CK và được cho phép bằng cách set bit SPEN. USART cho phép hai chế độ truyền nhận dữ liệu là Master mode và Slave mode. Master mode được kích hoạt bằng cách set bit CSRC (TXSTA), Slave mode được kích hoạt bằng cách clear bit CSRC. Điểm khác biệt duy nhất giữa hai chế độ này là Master mode sẽ lấy xung clock đồng bộ từ bộ tao xung baud BRG còn Slave mode lấy xung clock đồng bộ từ bên ngoài qua chân RC6/TX/CK. Điều này cho phép Slave mode hoạt động ngay cả khi vi điều khiển đang ở chế độ sleep. 2.12.1.2.1 TRUYỀN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART ĐỒNG BỘ MASTER MODÈ Thanh ghi TXSTA (địa chỉ 98h): chứa các bit điều khiển SYNC và BRGH. Thanh ghi SPBRG (địa chỉ 99h): điều khiển tốc độ baud. Tương tự như giao diện USART bât đồng bộ, thành phần quan trọng nhất của hối truyền dữ liệu là thanh ghi dịch TSR (Transmit Shift Register). Thanh ghi này chỉ được điều khiển bởi CPU. Dữ liệu đưa vào thanh ghi TSR được chứa trong thanh ghi TXREG. Cờ hiệu của khối truyền dữ liệu là bit TXIF (chỉ thị trang thái thanh ghi TXREG), cờ hiệu này được gắn với một ngắt và bit điều khiển ngắt này là TXIE. Cờ hiệu chỉ thị trạng thái thanh ghi TSR là bit TRMT. Bit TXEN cho phép hay không cho phép truyền dữ liệu. Các bước cần tiến hành khi truyền dữ liệu qua giao diện USART đồng bộ Master mode: 1. Tạo xung truyền baud bằng cách đưa các giá trị cần thiết vào thanh ghi RSBRG và bit điều khiển mức tốc độ baud BRGH. 2. Cho phép cổng giao diện nối tiếp nối tiếp đồng bộ bằng cách set bit SYNC, PSEN và CSRC. 3. Set bit TXIE nếu cần sử dụng ngắt truyền. 4. Set bit TX9 nếu định dạng dữ liệu cần truyền là 9 bit. 5. Set bit TXEN để cho phép truyền dữ liệu. 6. Nếu định dạng dữ liệu là 9 bit, đưa bit dữ liệu thứ 9 vào bit TX9D. 7. Đưa 8 bit dữ liệu cần truyền vào thanh ghi TXREG. 8. Nếu sử dụng ngắt truyền, cần kiểm tra lại các bit GIE và PEIE (thanh ghi INTCON). Các thanh ghi liên quan đến quá trình truyền dữ liệu bằng giao diện USART đồng bộ Master mode: Thanh ghi INTCON (địa chỉ 0Bh, 8Bh, 10Bh, 18Bh): cho phép tất cả các ngắt. Thanh ghi PIR1 (địa chỉ 0Ch): chứa cờ hiệu TXIF. Thanh ghi PIE1 (địa chỉ 8Ch): chứa bit cho phép ngắt truyền TXIE. Thanh ghi RCSTA (địa chỉ 18h): chứa bit cho phép cổng truyền dữ liệu (hai pin RC6/TX/CK và RC7/RX/DT). Thanh ghi TXREG (địa chỉ 19h): thanh ghi chứa dữ liệu cần truyền. Thanh ghi TXSTA (địa chỉ 98h): xác lập các thông số cho giao diện. Thanh ghi SPBRG (địa chỉ 99h): quyết định tốc độ baud. 2.12.1.2.2 NHẬN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART ĐỒNG BỘ MASTER MODE Cấu trúc khối truyền dữ liệu là không đổi so với giao diện bất đồng bộ, kể cả các cờ hiệu, ngắt nhận và các thao tác trên các thành phần đó. Điểm khác biệt duy nhất là giao diện này cho phép hai chế độ nhận sữ liệu, đó là chỉ nhận 1 word dữ liệu (set bit SCEN) hay nhận một chuỗi dữ liệu (set bit CREN) cho tới khi ta clear bit CREN. Nếu cả hai bit đều được set, bit điều khiển CREN sẽ được ưu tiên. Các bước cần tiến hành khi nhận dữ liệu bằng giao diện USART đồng bộ Master mode: 1. Thiết lập tốc độ baud (đưa giá trị thích hợp vào thanh ghi SPBRG và bit BRGH). 2. Cho phép cổng giao tiếp USART bất đồng bộ (set bit SYNC, SPEN và CSRC). 3. Clear bit CREN và SREN. 4. Nếu cần sử dụng ngắt nhận dữ liệu, set bit RCIE. 5. Nếu dữ liệu truyền nhận có định dạng là 9 bit, set bit RX9. 6. Nếu chỉ nhận 1 word dữ liệu, set bit SREN, nếu nhận 1 chuỗi word dữ liệu, set bit CREN. 7. Sau khi dữ liệu được nhận, bit RCIF sẽ được set và ngắt được kích hoạt (nếu bit RCIE được set). 8. Đọc giá trị thanh ghi RCSTA để đọc bit dữ liệu thứ 9 và kiểm tra xem quá trình nhận dữ liệu có bị lỗi không. 9. Đọc 8 bit dữ liệu từ thanh ghi RCREG. 10. Nếu quá trình truyền nhận có lỗi xảy ra, xóa lỗi bằng cách xóa bit CREN. 11. Nếu sử dụng ngắt nhận cần set bit GIE và PEIE (thanh ghi INTCON). Các thanh ghi liên quan đến quá trình nhận dữ liệu bằng giao diện USART đồng bộ Master mode: Thanh ghi INTCON (địa chỉ 0Bh, 8Bh, 10Bh, 18Bh): chứa các bit cho phép toàn bộ các ngắt (bit GIER và PEIE). Thanh ghi PIR1 (địa chỉ 0Ch): chứa cờ hiệu RCIE. Thanh ghi PIE1 (địa chỉ 8Ch): chứa bit cho phép ngắt RCIE. Thanh ghi RCSTA (địa chỉ 18h): xác định các trang thái trong quá trình nhận dữ liệu. Thanh ghi RCREG (địa chỉ 1Ah): chứa dữ liệu nhận được. Thanh ghi TXSTA (địa chỉ 98h): chứa các bit điều khiển SYNC và BRGH. Thanh ghi SPBRG (địa chỉ 99h): điều khiển tốc độ baud. 2.12.1.2.3 TRUYỀN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART ĐỒNG BỘ SLAVE MODE Quá trình này không có sự khác biệt so với Master mode khi vi điều khiển hoạt động ở chế độ bình thường. Tuy nhiên khi vi điều khiển đang ở trạng thái sleep, sự khác biệt được thể hiện rõ ràng. Nếu có hai word dữ liệu được đưa vào thanh ghi TXREG trước khi lệnh sleep được thực thi thì quá trình sau sẽ xảy ra: 1. Word dữ liệu đầu tiên sẽ ngay lập tức được đưa vào thanh ghi TSR để truyền đi. 2. Word dữ liệu thứ hai vẫn nằm trong thanh ghi TXREG. 3. Cờ hiệu TXIF sẽ không được set. 4. Sau khi word dữ liệu đầu tiên đã dịch ra khỏi thanh ghi TSR, thanh ghi TXREG tiếp tục truyền word thứ hai vào thanh ghi TSR và cờ hiệu TXIF được set. 5. Nếu ngắt truyền được cho phép hoạt động, ngắt này sẽ đánh thức vi điều khiển và nếu toàn bộ các ngắt được cho phép hoạt động, bộ đếm chương trình sẽ chỉ tới địa chỉ chứa chương trình ngắt (0004h). Các bước cần tiến hành khi truyền dữ liệu bằng giao diện USART đồng bộ Slave mode: 1. Set bit SYNC, SPEN và clear bit CSRC. 2. Clear bit CREN và SREN. 3. Nếu cần sử dụng ngắt, set bit TXIE. 4. Nếu định dạng dữ liệu là 9 bit, set bit TX9. 5. Set bit TXEN. 6. Đưa bit dữ liệu thứ 9 vào bit TX9D trước (nếu định dạng dữ liệu là 9 bit). 7. Đưa 8 bit dữ liệu vào thanh ghi TXREG. 8. Nếu ngắt truyền được sử dụng, set bit GIE và PEIE (thanh ghi INTCON). Các thanh ghi liên quan đến quá trình truyền dữ liệu bằng giao diện USART đồng bộ Slave mode: Thanh ghi INTCON (địa chỉ 0Bh, 8Bh, 10Bh, 18Bh): cho phép tất cả các ngắt. Thanh ghi PIR1 (địa chỉ 0Ch): chứa cờ hiệu TXIF. Thanh ghi PIE1 (địa chỉ 8Ch): chứa bit cho phép ngắt truyền TXIE. Thanh ghi RCSTA (địa chỉ 18h): chứa bit cho phép cổng truyền dữ liệu (hai pin RC6/TX/CK và RC7/RX/DT). Thanh ghi TXREG (địa chỉ 19h): thanh ghi chứa dữ liệu cần truyền. Thanh ghi TXSTA (địa chỉ 98h): xác lập các thông số cho giao diện. Thanh ghi SPBRG (địa chỉ 99h): quyết định tốc độ baud. 2.12.1.2.4 NHẬN DỮ LIỆU QUA CHUẨN GIAO TIẾP USART ĐỒNG BỘ SLAVE MODE Sự khác biệt của Slave mode so với Master mode chỉ thể hiện rõ ràng khi vi điều khiển hoạt động ở chế độ sleep. Ngoài ra chế độ Slave mode không quan tâm tới bit SREN. Khi bit CREN (cho phép nhận chuỗi dữ liệu) được set trước khi lệnh sleep được thực thi, 1 word dữ liệu vẫn được tiếp tục nhận, sau khi nhận xong bit thanh ghi RSR sẽ chuyển dữ liệu vào thanh ghi RCREG và bit RCIF được set. Nếu bit RCIE (cho phép ngắt nhận) đã được set trước đó, ngắt sẽ được thực thi và vi điều khiển được “đánh thức, bộ đếm chương trình sẽ chỉ đến địa chỉ 0004h và chương trình ngắt sẽ được thực thi. Các bước cần tiến hành khi nhận dữ liệu bằng giao diện USART đồng bộ Slave mode: 1. Cho phép cổng giao tiếp USART bất đồng bộ (set bit SYNC, SPEN clear bit CSRC). 2. Nếu cần sử dụng ngắt nhận dữ liệu, set bit RCIE. 3. Nếu dữ liệu truyền nhận có định dạng là 9 bit, set bit RX9. 4. Set bit CREN để cho phép quá trình nhận dữ liệu bắt đầu. 5. Sau khi dữ liệu được nhận, bit RCIF sẽ được set và ngắt được kích hoạt (nếu bit RCIE được set). 6. Đọc giá trị thanh ghi RCSTA để đọc bit dữ liệu thứ 9 và kiểm tra xem quá trình nhận dữ liệu có bị lỗi không. 7. Đọc 8 bit dữ liệu từ thanh ghi RCREG. 8. Nếu quá trình truyền nhận có lỗi xảy ra, xóa lỗi bằng cách xóa bit CREN. 9. Nếu sử dụng ngắt nhận cần set bit GIE và PEIE (thanh ghi INTCON). Các thanh ghi liên quan đến quá trình nhận dữ liệu bằng giao diện USART đồng bộ Slave mode: Thanh ghi INTCON (địa chỉ 0Bh, 8Bh, 10Bh, 18Bh): chứa các bit cho phép toàn bộ các ngắt (bit GIER và PEIE). Thanh ghi PIR1 (địa chỉ 0Ch): chứa cờ hiệu RCIE. Thanh ghi PIE1 (địa chỉ 8Ch): chứa bit cho phép ngắt RCIE. Thanh ghi RCSTA (địa chỉ 18h): xác định các trang thái trong quá trình nhận dữ liệu. Thanh ghi RCREG (địa chỉ 1Ah): chứa dữ liệu nhận được. Thanh ghi TXSTA (địa chỉ 98h): chứa các bit điều khiển SYNC và BRGH. Thanh ghi SPBRG (địa chỉ 99h): điều khiển tốc độ baud. 2.12.2 MSSP MSSP ( Master Synchronous Serial Port) là giao diện đồng bộ nối tiếp dùng để giao tiếp với các thiết bị ngoại vi (EEPROM, ghi dịch, chuyển đổi ADC,…) hay các vi điều khiển khác. MSSP có thể hoạt động dưới hai dạng giao tiếp: SPI (Serial Pheripheral Interface). I2C (Inter-Intergrated Circuit). Các thanh ghi điều khiển giao chuẩn giao tiếp này bao gồm thanh ghi trạng thái SSPSTAT và hai thanh ghi điều khiển SSPSON và SSPSON2. Tùy theo chuẩn giao tiếp được sử dụng (SPI hay I2C) mà chức năng các thanh ghi này được thể hiện khác nhau. 2.12.2.1 SPI Chuẩn giao tiếp SPI cho phép truyền nhận đồng bộ. Ta cần sữ dụng 4 pin cho chuẩn giao tiếp này: RC5/SDO: ngõ ra dữ liệu dạng nối tiếp (Serial Data output). RC4/SDI/SDA: ngõ vào dữ liệu dạng nối tiếp (Serial Data Input). RC3/SCK/SCL: xung đồng bộ nối tiếp (Serial Clock). RA5/AN4/SS/C2OUT: chọn đối tượng giao tiếp (Serial Select) khi giao tiếp ở chế độ Slave mode. Các thanh ghi liên quan đến MSSP khi hoạt động ở chuẩn giao tiếp SPI bao gồm: Thanh ghi điều khiển SSPCON, thanh ghi này cho phép đọc và ghi. Thanh ghi trạng thái SSPSTAT, thanh ghi này chỉ cho phép đọc và ghi ở 2 bit trên, 6 bit còn lại chỉ cho phép đọc. Thanh ghi đóng vai trò là buffer truyền nhận SSPBUF, dữ liệu truyền đi hoặc nhận được sẽ được đưa vào tranh ghi này. SSPBUF không có cấu trúc đệm hai lớp (doubled- buffer), do đó dữ liệu ghi vào thanh ghi SSPBUF sẽ lập tức được ghi vào thanh ghi SSPSR. Thanh ghi dịch dữ liệu SSPSR dùng để dịch dữ liệu vào hoặc ra. Khi 1 byte dữ liệu được nhận hoàn chỉnh, dữ liệu sẽ từ thanh ghi SSPSR chuyển qua thanh ghi SSPBUF và cờ hiệu được set, đồng thời ngắt sẽ xảy ra. Khi sử dụng chuẩn giao tiếp SPI trước tiên ta cần thiết lập các chế độ cho giao diện bằng cách đưa các giá trị thích hợp vào hai thanh ghi SSPCON và SSPSTAT. Các thông số cần thiết lập bao gồm: Master mode hay Slave mode. Đối với Master mode, xung clock đồng bộ sẽ đi ra từ chân RC3/SCK/SCL. Đối với Slave mode, xung clock đồng bộ sẽ được nhận từ bên ngoài qua chân RC3/SCK/SCL. Các chế độ của Slave mode. Mức logic của xung clock khi ở trang thái tạm ngưng quá trình truyền nhận (Idle). Cạnh tác động của xung clock đồng bộ (cạnh lên hay cạnh xuống). Tốc độ xung clock (khi hoạt động ở Master mode). Thời điểm xác định mức logic của dữ liệu (ở giữa hay ở cuối thời gian 1 bit dữ liệu được đưa vào). Master mode, Slave mode và các chế độ của Slave mode được điều khiển bởi các bit SSPM3:SSPM0 (SSPCON). MSSP bao gồm một thanh ghi dịch dữ liệu SSPSR và thanh ghi đệm dữ liệu SSPBUF. Hai thanh ghi này tạo thành bộ đệm dữ liệu kép (doubled-buffer). Dữ liệu sẽ được dịch vào hoặc ra qua thanh ghi SSPSR, bit MSB được dịch trước. Đây là một trong những điểm khác biệt giữ hai giao diện MSSP và USART (USART dịch bit LSB trước). Trong quá trình nhận dữ liệu, khi dữ liệu đưa vào từ chân RC4/SDI/SDA trong thanh ghi SSPSR đã sẵn sàng (đã nhận đủ 8 bit), dữ liệu sẽ được đưa vào thanh ghi SSPBUF, bit chỉ thị trạng thái bộ đệm BF (SSPSTAT) sẽ được set để báo hiệu bộ đệm đã đầy, đồng thời cờ ngắt SSPIF (PIR1) cũng được set. Bit BF sẽ tự động reset về 0 khi dữ liệu trong thanh ghi SSPBUF được đọc vào. Bộ đệm kép cho phép đọc tiếp byte tiếp theo trước khi byte dữ liệu trước đó được đọc vào. Tuy nhiên ta nên đọc trước dữ liệu từ thanh ghi SSPBUF trước khi nhận byte dữ liệu tiếp theo. Quá trình truyền dữ liệu cũng hoàn toàn tương tự nhưng ngược lại. Dữ liệu cần truyền sẽ được đưa vào thanh ghi SSPBUF đồng thời đưa vào thanh ghi SSPSR, khi đó cờ hiệu BF được set. Dữ liệu được dịch từ thanh ghi SSPSR và đưa ra ngoài qua chân RC5/SDO. Ngắt sẽ xảy ra khi quá trình dịch dữ liệu hoàn tất. Tuy nhiên dữ liệu trước khi được đưa ra ngoài phải được cho phép bởi tín hiệu từ chân . Chân này đóng vai trò chọn đối tượng giao tiếp khi SPI ở chế độ Slave mode. Khi quá trình truyền nhận dữ liệu đang diễn ra, ta không được phép ghi dữ liệu vào thanh ghi SSPBUF. Thao tác ghi dữ liệu này sẽ set bit WCON (SSPCON). Một điều cần chú ý nữa là thanh ghi SSPSR không cho phép truy xuất trực tiếp mà phải thông qua thanh ghi SSPBUF. Cổng giao tiếp của giao diện SPI được điều khiển bởi bit SSPEN (SSPSON). Bên cạnh đó cần điều khiển chiều xuất nhập của PORTC thông qua thanh ghi TRISC sao cho phù hợp với chiều của giao diện SPI. Cụ thể như sau: RC4/SDI/SDA sẽ tự động được điều khiển bởi khối giao itếp SPI. RS5/SDO là ngõ ra dữ liệu, do đó cần clear bit TRISC. Khi SPI ở dạng Master mode, cần clear bit TRISC để cho phép đưa xung clock đồng bộ ra chân RC3/SCK/SCL. Khi SPI ở dạng Slave mode, cần set bit TRISC để cho phép nhận xung clock đồng bộ từ bên ngoài qua chân RC3/SCK/SCL. Set bit TRISC để cho phép chân nhận tín hiệu điều khiển truy xuất dữ liệu khi SPI ở chế độ Slave mode. Sơ đồ kết nối của chuẩn giao tiếp SPI như sau: Theo sơ đồ kết nối này, khối Master sẽ bắt đầu quá trình truyền nhận dữ liệu bằng cách gửi tín hiệu xung đồng bộ SCK. Dữ liệu sẽ dịch từ cả hai thanh ghi SSPSR đưa ra ngoài nếu có một cạnh của xung đồng bộ tác động và ngưng dịch khi có tác động của cạnh còn lại. Cả hai khối Master và Slave nên được ấn định chung các qui tắc tác động của xung clock đồng bộ để dữ liệu có thể dịch chuyển đồng thời. 2.12.2.1.1 SPI MASTER MODE. Ở chế độ Master mode, vi điều khiển có quyền ấn định thời điểm trao đổi dữ liệu (và đối tượng trao đổi dữ liệu nếu cần) vì nó điều khiển xung clock đồng bộ. Dữ liệu sẽ được truyền nhận ngay thời điểm dữ liệu được đưa vào thanh ghi SSPBUF. Nếu chỉ cần nhận dữ liệu, ta có thể ấn định chân SDO là ngõ vào (set bit TRISC). Dữ liệu sẽ được dịch vào thanh ghi SSPSR theo một tốc độ được định sẵn cho xung clock đồng bộ. Sau khi nhận được một byte dữ liệu hoàn chỉnh, byte dữ liệu sẽ được đưa dào thanh ghi SSPBUF, bit BF được set và ngắt xảy ra. Khi lệnh SLEEP được thực thi trong quá trình truyền nhận, trạng thái của quá trình sẽ được giữ nguyên và tiếp tục sau khi vi điều khiển được đánh thức. Giản đồ xung của Master mode và các tác động của các bit điều khiển được trình bày trong hình vẽ sau: Ở chế độ này SPI sẽ truyền và nhận dữ liệu khi có xung đồng bộ xuất hiện ở chân SCK. Khi truyền nhận xong bit dữ liệu cuối cùng, cờ ngắt SSPIF sẽ được set. Slave mode hoạt động ngay cả khi vi điều khiển đang ở chế độ sleep, và ngắt truyền nhận cho phép “đánh thức” vi điều khiển. Khi chỉ cần nhận dữ liệu, ta có thể ấn định RC5/SDO là ngõ vào (set bit TRISC). Slave mode cho phép sự tác động của chân điều khiển (SSPCON = 0100). Khi chân ở mức thấp, chân RC5/SDO được cho phép xuất dữ liệu và khi ở mức cao, dữ liệu ra ở chân RC5/SDO bị khóa, đồng thời SPI được reset (bộ đếm bit dữ liệu được gán giá trị 0). Các thanh ghi liên quan đến chuẩn giao tiếp SPI bao gồm: Thanh ghi INTCON (địa chỉ 0Bh, 8Bh, 10Bh, 18Bh): chứa bit cho phép toàn bộ các ngắt (GIE và PEIE). Thanh ghi PIR1 (địa chỉ 0Ch): chứa ngắt SSPIE. Thanh ghi PIE1 (địa chỉ 8Ch): chứa bit cho phép ngắt SSPIE. Thanh ghi TRISC (địa chỉ 87h): điều khiển xuất nhập PORTC. Thanh ghi SSPBUF (địa chỉ 13h): thanh ghi đệm dữ liệu. Thanh ghi SSPCON (địa chỉ 14h): điều khiển chuẩn giao tiếp SPI. Thanh ghi SSPSTAT (địa chỉ 94h): chứa các bit chỉ thị trạng thái chuẩn giao tiếp SPI. Thanh ghi TRISA (địa chỉ 85h):điều khiển xuất nhập chân . 2.12.2.2 I2C Đâ