Đề tài Làm gậy dò đường bằng ARM Cortex - M3

Lời Cảm Ơn i

Tóm Tắt Luận Văn ii

Mục Lục iii

Danh Mục Hình Vẽ v

Danh Mục Bảng Biểu ix

Danh Sách Các Từ Viết Tắt x

CHƯƠNG 1: TỔNG QUAN 1

1.1 Giới thiệu 1

1.2 Tình hình nghiên cứu trong và ngoài nước 1

1.3 Phương pháp nghiên cứu 1

1.4 Nhiệm vụ luận văn 1

CHƯƠNG 2: TỔNG QUAN VỀ ARM CORTEX 2

2.1 Các phiên bản kiến trúc ARM 2

2.2 Bộ xử lý Cortex và đơn vị xử lý trung tâm Cortex 3

2.3 Đơn vị xử lý trung tâm Cortex (Cortex CPU) 3

2.4 Bộ xử lý Cortex 13

2.5 Các chế độ năng lượng 23

2.6 Ngoại vi 26

CHƯƠNG 3: GIỚI THIỆU VỀ SD – CARD VÀ VS1011e 35

3.1 GIỚI THIỆU VỀ SD – CARD 35

3.1.1 Đặc tính kĩ thuật 38

3.1.2 Độ rộng của Bus(BUS WITH) 44

3.1.3 Thanh ghi card 44

3.1.4 Tần số xung clocks 44

3.1.5 Cơ bản về Protocol 44

3.1.6 Command Token (dấu hiệu lệnh) 44

3.1.7 Reponse Token (dấu hiệu đáp ứng) 45

3.2 GIỚI THIỆU VỀ VS1011e 47

3.2.1 Chức năng 47

3.2.2 Sơ đồ khối 48

3.2.3 Gói và sơ đồ chân 49

3.2.4 Sơ đồ kết nối LQFP-48 51

3.2.5 Bus SPI 52

3.2.6 Serial Protocol for Serial Data Interface (SDI) 53

3.2.7 Mô tả chức năng 57

3.2.8 Hoạt động 62

3.2.9 Các thanh ghi của VS1011e 64

3.2.10 Cấu trúc file MP3 65

CHƯƠNG 4: THIẾT KẾ PHẦN MỀM 70

4.1 Flowchart hàm main 70

4.2 Flowchart của “Đọc khoảng cách từ GP2D12” 71

4.3 Hướng dẫn sử dụng 71

CHƯƠNG 5: SƠ ĐỒ KHỐI VÀ MẠCH NGUYÊN LÝ 72

5.1 Sơ đồ khối của mạch 72

5.1.1 Sơ đồ khối chức năng 72

5.2 Nguyên lý hoạt động 72

5.2.1 Khối xử lý trung tâm 72

5.2.2 Cảm biến hồng ngoại Sharp GP2D12 73

5.2.3 Khối giao tiếp MMC/SD card 76

5.4.4 Cảm biến hồng ngoại VS1011e 77

CHƯƠNG 6 KẾT LUẬN CHUNG VÀ HƯỚNG PHÁT TRIỂN CỦA ĐỀ TÀI 78

6.1 Nhận xét chung 78

6.1.1 Những kết quả đạt được 78

6.1.2 Những giới hạn tồn tại 78

6.2 Hướng phát triển 78

Tài Liệu Tham Khảo 79

Phụ lục 80

DANH MỤC HÌNH VẼ

Hình 2.1 Các phiên bản kiến trúc của lõi ARM .2

Hình 2.2 Kiến trúc đường ống của ARM Cortex – M3 . .3

Hình 2.3 Kiến trúc Load và Store của ARM Cortex – M3 . .4

Hình 2.4 Mô hình lập trình của ARM Cortex – M3 . .5

Hình 2.5 Thanh ghi trạng thái chương trình của CPU Cortex . .5

Hình 2.6 Mô hình hoạt động của chế độ Thread và Handler .7

Hình 2.7 Đồ thị biểu diễn hiệu năng của bộ xử lí Cortex . .8

Hình 2.8 Bản đồ bộ nhớ tuyến tính 4Gbytes của bộ xử lí Cortex – M3 .9

Hình 2.9 Khả năng truy cập bộ nhớ không xếp hàng của bộ xử lí Cortex – M3

so với các phiên bản CPU ARM trước đó . . .10

Hình 2.10 Thao tác đọc sửa đổi ghi của CPU ARM 7, ARM 9

và kĩ thuật dải bit của bộ xử lí ARM Cortex – M3 . .11

Hình 2.11 Dải Bit của vùng bộ nhớ SRAM và các ngoại vi . .12

Hình 2.12 Các thanh ghi trạng thái và điều khiển của SysTick .14

Hình 2.13 Cấu trúc NVIC trong bộ xử lí Cortex . .16

Hình 2.14 Stack frame trong chế độ ngắt . . .17

Hình 2.15 đáp ứng thời gian khi môt ngắt bất kì xảy ra của Cortex – M3 .17

Hình 2.16 Đáp ứng thời gian khi hai ngắt xảy ra đồng thời của Cortex – M3 . .18

Hình 2.17 Đáp ứng thời gian khi hai ngắt xảy ra lần lượt của Cortex – M3 . .19

Hình 2.18 Đáp ứng thời gian khi ngắt ưu tiên cao đến sau của Cortex – M3 . .19

Hình 2.19 Các thanh ghi trạng thái và điều khiển của NVIC . .21

Hình 2.20 Cấu hình ngắt cho thiết bị ngoại vi .22 Hình 2.21 Các thanh ghi điều khiển reset và ngắt ở mức ứng dụng . . .22

Hình 2.22 Thanh ghi điều khiển hệ thống dùng để cấu hình

các chế độ ngủ của vi xử lí Cortex . .24

Hình 2.23 Hệ thống gỡ lỗi CoreSight bên trong Cortex .25

Hình 2.24 Sơ đồ cấu tạo của bộ ADC . .26

Hình 2.25 Các mức thời gian chuyển đổi của bộ ADC . .27

Hình 2.26 Các kênh ở chế độ Regular có thể chuyển đổi liên tục

hoặc chỉ chuyển đổi khi nhận tín hiệu kích hoạt .27

Hình 2.27 Dữ liệu có thể canh lề trái hoặc phải trong thanh kết quả . .28

Hình 2.28 ADC1 sử dụng DMA chuyển dữ liệu kết quả của một nhóm các kênh

vào vùng nhớ được khởi tạo trên SRAM .28

Hình 2.29 Dữ liệu ở thanh ghi ADC_JDRx có thể canh lề trái hoặc phải,

kèm theo đó là dấu nếu dữ liệu âm . .28

Hình 2.30 Analog Watchdog dùng giám sát một hay nhiều kênh ADC

với vùng ngưỡng được cấu hình bởi người dùng .29

Hình 2.31 Các thanh ghi của khối ADC . . .29

Hình 2.32 Hai thanh ghi điều khiển cấu hình hoạt động của ADC .29

Hình 2.33 Sơ đồ khối chức năng của hai bộ ADC1 và ADC2 .30

Hình 2.34 Hai khối ADC cùng hoạt động ở chế độ Regular hoặc Injected .31

Hình 2.35 Hai khối ADC cùng hoạt động ở chế độ Regular và Injected xen kẽ . .31

Hình 2.36 ADC hoạt động ở chế độ xen kẽ nhanh và chậm Regular .32

Hình 2.37 ADC hoạt động ở chế độ kích hoạt thay thế . .32

Hình 2.38 ADC ở chế độ kết hợp đồng bộ hóa Regular và kích hoạt thay thế . .32

Hình 2.39 ADC hoạt động kết hợp đồng bộ hóa Injected và xen kẽ Regular .33

Hình 2.40 Cấu hình khối SPI . .33

Hình 2.41 Kết nối giữa SPI và MMC/SD card .34

Hình 3.1:Hình dáng SD card .35

Hình 3.2:Sơ đồ chân của SD-Card . .35

Hình 3.3 Cấu trúc của SD card với các thanh ghi bên trong .36

Hình 3.4 Sơ đồ bus SD Card .38

Hình 3.5 Hoạt động “không có đáp ứng” và “không dữ liệu” . .39

Hình 3.6 Đọc dữ lữ liệu chỉ với 1 block .40

Hình 3.7 Đọc dữ liệu với nhiều block . .40

Hình 3.8 Ghi dữ liệu với chỉ với 1 block .40

Hình 3.9 Ghi dữ liệu với nhiều block . .41

Hình 3.10 Sơ đồ kết nối bus . .41

Hình 3.11 Chế độ đọc một block duy nhất .42

Hình 3.12 Chế độ đọc nhiều block . .42

Hình 3.13 Đáp ứng một block bị lỗi . .43

Hình 3.14 Chế độ ghi dữ liệu 1 block duy nhất . .43

Hình 3.15 Chế độ ghi dữ liệu với nhiều block . .43

Hình 3.16 Định dạng dấu hiệu lệnh (Command Token Format) . .45

Hình 3.17 Định dạng dấu hiệu đáp ứng (Response Token Format) . .45

Hình 3.18 Data Packet Format – Usual Data .46

Hình 3.19 Data Packet Format – Wide Width Data .46

Hình 3.20 VS1011e .47

Hình 3.21 Sơ đồ khối VS1011e .48

Hình 3.22 Pin Configuration, LQFP-48 .49

Hình 3.23 Pin Configuration, BGA-49 . .49

Hình 3.24 Pin Configuration, SOIC-28 .50

Hình 3.25 Sơ đồ kết nối tiêu biểu sử dụng LQFP-48 .51

Hình 3.26 BSYNC Signal - one byte transfer .54

Hình 3.27 BSYNC Signal - two byte transfer . .54

Hình 3.28 SCI Word Read .55

Hình 3.29 SCI word write .56

Hình 3.30 SPI Timing Diagram . .57

Hình 3.31 Data Flow of VS1011e . .60

Hình 3.32 Cấu trúc file mp3 .65

Hình 5.1 Sơ đồ khối của mạch .72

Hình 5.2 STM32F103RD .73

Hình 5.3 Cách đo khoảng cách của cảm biến GP2D12 .73

Hình 5.4 Mặt cắt ngang của GP2D12 .74

Hình 5.5 Sơ đồ khối cấu tạo của GP2D12 .74

Hình 5.6 Sơ đồ giao tiếp với SD card . . .76

Hình 5.7 Sơ đồ giao tiếp của VS1011e với ARM Cortex – M3 . .77

DANH MỤC BẢNG BIỂU

Bảng 2.1 Bảng vectơ ngắt của Cortex – M3 .20

Bảng 2.2 Cấu hình mức ưu tiên thành các group và subgroup .23

Bảng 3.1 Miêu tả các chân của SD Card . .37

Bảng 3.2 Tên gọi và chức năng của các chân khi họat động ở chế độ cụ thể .37

Bảng 3.4 Chức năng các chân của VS1011e . .50

Bảng 3.5 Chức năng các chân ở chế độ VS1002 .52

Bảng 3.6 Chức năng các chân ở chế độ VS1001 .53

Bảng 3.7 Các thanh ghi SCI .62

Bảng 3.8 MPEG Audio Frame Header . .65

Bảng 3.9 Các phiên bản MPEG và tỷ lệ lấy mẫu . .67

Bảng 3.10 Bitrates (kilobits/s) . .67

Bảng 3.11 Bitrate được phép và chế độ kết hợp . .68

Bảng 3.12 Mẫu/Frame . .69

Bảng 5.1 Bảng mối quan hệ giữa khoảng cách và điện áp ra 75

DANH SÁCH CÁC TỪ VIẾT TẮT

ARM Acorn RISC Machine/Advanced RISC Machines

ADC Analog to Digital Converter

TSC Touch Screen Controller

PBC Power-up Boot Configuration

CS1OV nCS1 Override

EPM External Peripheral Mapping

EMC External Memory Controller

CS Chip Select

GPIO General purpose input/output

FIFO First In First Out

CTRL0 Control Register 0

CTRL1 Control Register 1

DR Data Register

SR Status Register

CPSR Clock Prescale Register

IMSC Interrupt Mask Set and Clear Register

RIS Raw Interrupt Status Register

MIS Masked Interrupt Status Register

ICR Interrupt Clear Register

DCR DMA Control Register

FAT File Allocation Table

NTFS New Technology File System

CPU Central Processing Unit

MBR Master Boot Record

PBR Partition Boot Record

LBA Logical block addressing

LFN Long file name

SHF Short file name

UTF Unicode Transformation Format

SPI Serial Peripheral Interface

SSP Synchronous Serial Port