Đề tài Mạng chuyển mạch gói quang

ình cây, sao cho nhiễu và xuyên âm nhỏ. Các đường dây trễ có chiều dài lớn hơn một nên giảm được số vòng hồi tiếp và số bộ khuyếch đại, đồng thời giảm kích thước chuyển mạch không gian. Khi nhiều tế bào tới chuyển mạch không gian cùng định hướng tới một đầu ra, thì tất cả trừ một gói đều chuyển tới các đường dây trễ vòng. Thuật toán điều khiển dựa trên mô phỏng đệm đầu ra, và xử lí trên mỗi khe thời gian như sau: Các gói tới từ đường dây trễ tới đầu ra đều đã được định tuyến. Bất kỳ gói nào tới đầu vào của SMOP mà có thể đi trực tiếp tới đầu ra, đều đi theo một tuyến nhất định, trừ khi quy tắc hàng đợi "vào trước ra trước" FIFO bị vi phạm. Nếu có bất kì gói nào muốn tới đầu ra chỉ sau một lần quay vòng, thì chúng sẽ được lập lịch chỉ sau đúng một lần quay vòng, sau đó ra khỏi trường chuyển mạch. Quyền ưu tiên sẽ thuộc về gói có độ trễ còn lại nhỏ nhất. Tất cả các gói tin còn lại trên đường dây trễ cố gắng tránh trường hợp có nhiều gói tới cùng một đầu ra sau một lần lặp. Nói chung các gói được lưu đệm theo nguyên tắc hàng đợi FIFO và dựa trên kết quả mô phỏng, cho thấy số lần quay vòng cho phép lớn nhất là 10. Kiến trúc chuyển mạch này cho phép ưu tiên gói, vì những gói có độ ưu tiên thấp hơn có thể bị trễ nhiều hơn sau lần quay vòng khác. Xác suất mất gói gần với chuyển mạch chia sẻ bộ nhớ. Nếu N =8 và m =3, tải đều Bernoulli 0,9 thì xác suất mất gói bằng 10-6. Trong mô phỏng, mỗi SOA đều được sử dụng ở đầu ra và trên mạch vòng để bù lại suy hao, thông thường N =M. Hình 3.24 trình bày về công suất suy hao tỉ lệ với số lần lặp vòng ứng với tốc độ 2,5 Gb/s và 10 Gb/s. Ta thấy trong tất cả các kiến trúc chuyển mạch đơn tầng, SMOP cho suy hao công suất thấp nhất vì kiến trúc chuyển mạng hình cây rất thông minh và xuyên âm nhỏ. Với OASIS, do sử dụng AWG nên cũng cải thiện được hiệu năng do giảm được suy hao. Tất cả các kiến trúc chuyển mạch này đều có hiệu năng trễ và mất gói như chuyển mạch đệm đầu ra trừ SMOP. Ngoài ra, chỉ OASIS là không thể có chế độ ưu tiên gói vì nó không thực hiện được quay vòng cũng như quảng bá gói tin tới tất cả đường dây trễ chuyển tiếp. 0 5 10 20 40 80 0,4 0,3 0,2 0,1 0 Công suất suy hao (dB) Số lần quay vòng 0 5 10 20 40 80 4 3 2 1 0 Công suất suy hao (dB) Số lần quay vòng 10 Gb/s 622 Mb/s 0 5 10 20 40 80 2,5 2 1,5 1 0,5 0 Công suất suy hao (dB) Số lần quay vòng 4 I/Os 8 I/Os 16 I/Os 2,5 Gb/s Hình 2.24: Công suất suy hao của SMOP. Đó là các kiểu đệm gói tin trong chuyển mạch đơn tầng, sau đây ta xét chuyển mạch đa tầng Kiến trúc chuyển mạch đa tầng sử dụng đệm bằng nhiều tầng đường dây trễ. Wave_Mux sử dụng phần lớn là đệm điện, còn đệm quang chỉ theo lịch trình để dễ dàng dễ chuyển mạch. Chủ yếu chuyển mạch đa tầng là là sự mở rộng ghép nối của các phần tử chuyển mạch 2 x2. 2.4.3 Chuyển mạch đa tầng 2.4.3.1 Chuyển mạch ghép bước sóng Wave-Mux Trong chuyển mạch Wave_Mux, chuyển mạch trung tâm thay đổi trạng thái ở mọi khe thời gian, hoạt động theo cách thức lập lịch trình (hình 2.25 (a)). Chuyển mạch không gian trung tâm IGM IGM IGM OGM OGM OGM Hình 2.25 (a): Sơ đồ khối kiến trúc chuyển mạch Wave_ mux Các đầu vào và đầu ra được phân chia thành các nhóm gọi là nhóm đầu vào IGM (Input Group Module) và nhóm đầu ra OGM (Output Group Module). Mỗi IGM/ OGM được đăng kí một khe thời gian nhất định, và các IGM sẽ đệm cho tất cả các gói đầu vào, cho tới khi chúng được truyền qua chuyển mạch trung tâm ở khe thời gian chính xác, như vậy Wave_mux có bản chất là chuyển mạch đệm đầu vào. Mỗi gói tin hay tế bào tin trên một khe thời gian xác định, đều được chuyển qua trường chuyển mạch trung tâm, trên một đường xác định tại một bước sóng khác. Các gói tin khi tới IGM, trước tiên được chuyển về dạng điện để chuyển đổi tiêu đề gói tin và đệm, sau đó mới được chuyển đổi về dạng tín hiệu quang như hình 3.25 (b). Quang/ /điện Khôi phục tiêu đề Đệm điện Điện/ /quang Phân loại Hình 2.25 (b): Cấu trúc IGM Đệm điện cần phải sử dụng vì yêu cầu khả năng đệm lớn để đảm bảo tỉ lệ mất gói tin. Bộ nhớ đệm cần được tổ chức, sao cho các gói tin từ một đầu vào có thể vào bộ phân loại đồng thời, để tránh hiện tượng tắc nghẽn đầu vào HoL (Head Of Line) như hình 2.25 (c). Chuyển mạch không gian Biến đổi bước sóng khả chỉnh Coupler thụ động 1 b Hình 2.25 (c) : Bộ phân loại trong modul IGM Bộ phân loại được sử dụng để đảm bảo các gói tới trường chuyển mạch trong khe thời gian chính xác, tại đầu ra chính xác. Bộ chuyển đổi bước sóng cho phép các gói tin truyền qua trường chuyển mạch không gian đồng thời trên cùng một tuyến. Nhóm OGM gồm các đường dây trễ và bộ lọc khả chỉnh sẽ lần lượt chuyển các gói tin tới đầu ra chính xác như hình 2.25 (d). Hình 2.25d: Bộ phân loại trong modul OGM Một ưu điểm của chuyển mạch Wave_mux là kích thước yêu cầu của chuyển mạch không gian rất nhỏ, ngay cả khi gói tin có kích thước lớn. Với 128 đầu vào và đầu ra, 8 đầu vào trong một IGM và 16 đầu ra trong một OGM, 128 gói tin trên mỗi đường trong bộ đệm điện và tải 0,8, thì có thể đạt được tỉ lệ mất gói hay tế bào tin là 10-10. Kiến trúc này cũng có thể thực hiện ưu tiên gói. Khi xây dựng mô hình này, một cổng SOA và hai bộ khuyếch đại EDFA (mỗi EDFA cho một chuyển mạch 4 x4) đều cần sử dụng để bù lại suy hao, và cũng như SMOP, tất cả chuyển mạch không gian đều có kiến trúc hình cây. Trong mỗi bộ phân loại của IGM, các coupler thụ động được đặt tại đầu ra của chuyển mạch để có thể chuyển mạch theo cơ chế nối thông nhiều_tới_một. Hình 2.26 trình bày công suất suy hao tỉ lệ với kích thước chuyển mạch với tốc độ bit. 543210 Công suất suy hao (dB) Số lượng đầu vào/ ra 4 8 16 622 Mb/s 2,5 Gb/s Hình 2.26: Công suất suy hao của chuyển mạch Wave_mux. ở đây kiến trúc này không đáp ứng được tốc độ 10 Gb/s do nhiễu nền, phát xạ tự phát khuyếch đại ASE (Amplified Spontaneous Emission) và suy giảm hiệu năng, đúng như dự kiến rằng suy hao công suất tăng nhanh khi tốc độ tăng. Chuyển mạch Wave_Mux sử dụng các thiết bị quang học và chuyển mạch quang để liên kết nối, chuyển mạch và đệm. Nhưng do sử dụng công nghệ quang nhiều để thực hiện các chức năng (chủ yếu là trễ và chuyển mạch) nên công suất suy hao lớn hơn so với các kiến trúc khác, tuy nhiên lại không tốn nhiều bộ đệm. 2.4.3.2 Chuyển mạch ghép tầng sử dụng các phần tử chuyển mạch 2 x 2 Kiến trúc node chuyển mạch đệm quang 2´2 gồm một loạt các thiết bị chuyển mạch 2´2 và các đường dây trễ. Mỗi điểm chuyển mạch 2´2 có thể thay đổi trạng thái giữa các khe thời gian dưới sự điều khiển điện. Dung lượng của chuyển mạch rất nhỏ so với mạng viễn thông rộng lớn, do đó kiến trúc này chỉ áp dụng trong các mạch vòng và mạng cục bộ (LAN). Kiến trúc này cũng có thể thực hiện ưu tiên gói tin nhưng rất khó vì các gói tin đều được lập lịch trình theo một thời gian định trước, để đi qua trường chuyển mạch. Dưới đây sẽ xét 4 kiểu trong loại kiến trúc này. 1 Kiến trúc ghép trễ quang COD (Cascaded Optical Delays) Trong COD, mỗi thiết bị chuyển mạch 2x2 sẽ phân loại gói tin tới đầu ra phía trên hay đầu ra phía dưới theo yêu cầu, và được gọi là một "thanh nối chéo thông minh" hay "crossbar thông minh (smart)". Mỗi tầng có thể hoặc là trao đổi một khe (TC Track Changer) như hình 2.27 (a), hoặc là trao đổi hai khe (TTC Twin Track Changer) như hình 2.27 (b), và được ghép nối theo chuỗi nối tiếp. Đầu vào tầng Đường trễ Chuyển mạch 2x2 Đầu ra tới tầng tiếp theo Hình 2.27(a): Trao đổi một khe Đầu vào tầng Đường trễ Delay_line Đầu ra tới tầng tiếp theo Chuyển mạch 2x2 Hình 2.27(b): Trao đổi hai khe Nếu mỗi đường dây trễ trên mỗi tầng có một bước sóng duy nhất, thì thứ tự các gói tin được duy trì. Độ sâu của toàn bộ đệm quan hệ tuyến tính với số tầng. Chuỗi các TTC có xác suất mất tế bào tin nhỏ hơn chuỗi TC. Ví dụ với 5 tầng TC; độ trễ 1, 7, 49, 686; tải 0,8 và 11 thanh nối chéo thì xác suất mất gói là 10-11, còn nếu với 4 tầng TTC, độ trễ 1, 7, 98, 4116; tải 0,8 và 13 thanh nối chéo thì xác suất mất gói là 10-24. Do đó, đối với TTC nếu số thanh nối chéo càng ít thì hiệu năng càng cao. 2 Kiến trúc chuyển mạch ghép đường dây trễ SDL (Switch Fiber Delay_lines) Kiến trúc 2x1 này gồm 2 tầng đường dây trễ như hình 2.28, ban đầu chỉ để làm giảm sự tranh chấp bộ thu trong hệ thống WDM. Sau đó được đưa vào sử dụng trong kiến trúc chuyển mạch. Đầu ra Đầu vào 1 1 Hình 2.28: Kiến trúc chuyển mạch ghép đường dây trễ Nếu có hai gói tin tranh chấp ở đầu vào thì một gói được trễ đệm trên đường dây trễ thứ nhất, và nếu lại tiếp tục có tranh chấp thì gói tin mới sẽ được trễ đệm trên đường dây trễ thứ hai. Khi nguyên tắc hàng đợi FIFO bị phá vỡ, hiệu năng vẫn có thể được duy trì vì có rất nhiều cách điều khiển. Theo đề án giải quyết tranh chấp nhờ đường dây trễ CORD (Contention Optical Resolution by Delay_lines), thì các đường dây trễ đều có độ trễ như nhau bằng 1 khe thời gian. Tuy nhiên các đường dây trễ có độ trễ không đồng đều từ 1 tới 10 cũng có thể được sử dụng, ví dụ suy hao gói 0,0469 ở tải 0,5 trên cả hai đầu vào. Tất cả các gói tới hai đầu vào đều định hướng tới một đầu ra vì đây là kiến trúc 2x1, khi đó cần tránh trường hợp cả hai gói ra khỏi đường dây trễ cùng một lúc. Chuyển mạch gói sẽ thực hiện nhờ điều khiển gói tới đường dây trễ có độ trễ nhỏ hơn hay lớn hơn. 3 Chuyển mạch đường dây trễ logarit Kiến trúc này yêu cầu phần cứng tăng theo hàm loga với yêu cầu độ sâu bộ đệm như hình 2.29. Hình 2.29: Chuyển mạch đường dây trễ logarit 1 2 n/ 4 n/ 2 0 -5 -10 -15 -20 -25 0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 0,999 Tải r LogW) Hình 2.30 : Tỉ lệ mất gói tin của chuyển mạch đường dây trễ logarit n = 2 n = 4 n = 8 n = 16 n = 32 n = 64 n = 128 Kiến mô phỏng theo đệm đầu ra để điều khiển cấu trúc với các phần tử chuyển mạch đệm đầu ra 2 x2. Tổng hai bộ đệm luôn là n-1, kiến trúc này hoàn toàn không bị chặn nội, hay nói cách khác là kiến trúc này chấp nhận tải 100%. Tuy nhiên tải 100% ở đây không ổn định, vì có gói tin bị trễ vô hạn theo thống kê ngẫu nhiên. Để giải quyết trường hợp này, mỗi khe thời gian rỗng vào chuyển mạch sẽ được chèn vào hàng đợi còn nhiều chỗ trống nhất để đảm bảo hệ thống cân bằng và tránh tình trạng không ổn định. Các khe thời gian rỗng trong hàng đợi sẽ bị trễ không định trước và có thể trễ vô hạn. Hình 2.30 biểu diễn tỉ lệ mất gói tin theo đơn vị loga của kiến trúc này. 4 Chuyển mạch định tuyến bổ sung đệm đơn tầng Kiến trúc chuyển mạch này là trường hợp đặc biệt của chuyển mạch đường dây trễ logarit, với n=2 và gồm hai chuyển mạch 2x2 với một đường dây trễ. Chuyển mạch này có thể điều khiển sai khác rất ít so với kiến trúc trên, để xác suất mất gói giảm xuống một đại lượng rất nhỏ. Sự triển khai kiến trúc này có thể được nghiên cứu rộng rãi trong mạng thông thường. Tuy nhiên vì dung lượng đệm đơn tầng rất nhỏ, nên kiến trúc này chỉ áp dụng cho các ứng dụng chấp nhận xác suất mất gói lớn, và do đó nó hạn chế hơn so với kiến trúc chuyển mạch đường dây trễ logarit nói trên. Hiệu năng của kiểu chuyển mạch này ứng với n=2 trong hình 2.30. Nói chung, các kiến trúc đệm theo CORD và chuyển mạch định tuyến đệm đơn tầng đều là các chuyển mạch kích thước nhỏ, do đó chỉ áp dụng trong một số trường hợp đặc biệt. COD tận dụng phần cứng kém hiệu quả hơn so với chuyển mạch đường dây trễ logarit. Ví dụ xác suất mất gói tin là 10-24 yêu cầu 13 crossbar thông minh trong cấu hình TTC, trong khi đó, chuyển mạch đường dây trễ logarit chỉ cần 8 phần tử chuyển mạch 2x2 (hình 3.30). Ngoài ra, theo CORD kiểu đệm cho độ trễ gói lớn hơn và không duy trì được thứ tự gói tin. 2.4.3.3 Chuyển mạch với bộ đệm quang lớn SLOB Sơ đồ khối của chuyển mạch đệm quang lớn trên hình 2.31, đó là sự ghép nối của nhiều chuyển mạch nhỏ, tạo thành chuyển mạch lớn với khả năng đệm sâu hơn. (m-1).mk-1 2mk-1 mk-1 (m-1).m2 2m2 m2 2m m 2 1 Chuyển mạch không gian đầu ra Phần tử chuyển mạch 0 Phần tử chuyển mạch k 1 2 3 m Đầu vào 1 2 3 m Kh«ng sö dông 1 2 m Đầu ra (m-1).m0 Phần tử chuyển mạch 1 (m-1).m1 Phần tử chuyển mạch 2 Hình 2.31: Chuyển mạch với đệm quang lớn 2.5 Kiến trúc định tuyến thực nghiệm gói quang có khả năng hoán đổi nhẵn OPERA 2.5.1 Kiến trúc mạng Mạng OPERA được thiết kế để định tuyến gói tin giữa nhiều người dùng qua nhiều mạng con như trên hình 2.32. Mỗi một mạng con kết nối với M người dùng thông qua các bộ định tuyến giao diện mạng quang ONIR's (Optical Network Interface Routers) và kết nối tới N-M mạng con khác. Quá trình định tuyến bên trong và ngoài mạng con cần sự kết hợp giữa bộ chuyển đổi bước sóng trong ONIR's và chức năng định tuyến thụ động của AWGR. Khi đó chỉ cần dùng N bước sóng để định tuyến qua rất nhiều node mạng nhờ có chuyển đổi bước sóng. Mạng con i N N-1 Bộ định tuyến bước sóng theo mảng (AWGR) Node #1i Node #2i Node #Mi ORNI # 2i Mạng con Mạng con Mạng con ORNI # Mi ORNI #1i M+1 Hình 2.32: Mạng OPERA, kết nối một mạng con tới các mạng con. Chức năng định tuyến và chuyển tiếp gói trong ONIR's bao gồm khôi phục và cập nhật tiêu đề với tốc độ đường truyền, chuyển mạch bước sóng nhanh, chuyển mạch quang không gian và xử lí chuyển tiếp gói. Cập nhật tiêu đề gói rất quan trọng để đơn giản trong định tuyến và trao đổi nhãn, thích hợp với bộ giao thức internet và chuyển mạch ATM. Để đơn giản chức năng khôi phục và thay đổi tiêu đề gói, OPERA sử dụng sóng mang quang để ghép vào địa chỉ OSCM (Optical Subcarrier Multiplexer). Dữ liệu và tiêu đề được phát đi ở tốc độ bit khác nhau và việc khôi phục tiêu đề được thực hiện độc lập với tốc độ tải trọng nhờ kỹ thuật lọc. Quá trình khôi phục tiêu đề sóng mang con dựa trên kỹ thuật tách sóng quang trực tiếp, nên làm giảm sự phức tạp của công nghệ coherent RF. Chuyển đổi bước sóng hoạt động ở tốc độ gói, với cách thức chuyển đổi bước sóng hai tầng để có thể thay thế sóng mang quang và tăng cường tỉ lệ tải trọng. Cách thức này dựa trên các bộ chuyển đổi bước sóng khuyếch đại quang bán dẫn, có thể tách tiêu đề mà không cần tách dữ liệu và sửa đổi tiêu đề trong băng tần điện hẹp (do tiêu đề có tốc độ thấp). Nhờ sử dụng bộ tái tạo quang 2R giữa các node và kỹ thuật thay thế tiêu đề OSCM nên có thể tạo tuyến qua nhiều bước nhảy với khoảng các giữa các node lên tới 30 km. 2.5.2 Bộ định tuyến giao diện mạng quang Tới người dùng Từ người dùng G2 G1 Tiêu đề SCM mới lnew Chuyển tiếp gói, định tuyến và điều khiển luồng Địa chỉ hoặc mạch ảo đích Khôi phục tiêu đề ID node hiện thời Tải cục bộ Chuyển đổi bước sóng Chèn lại tiêu đề Tái tạo mức quang. Rẽ quang Chuyển đổi bước sóng Sửa đổi tiêu đề Trễ quang Chia quang Cổng quang (G1) Cổng quag (G2) Giải quyết tranh chấp l0 l1 l2 lint lint lint lint l0 l1 Hình 2.33: Mô tả chức năng của ONIR. Bộ định tuyến giao diện mạng quang ORNI (Optical Network Interface Router) quản lý hoạt động định tuyến và chuyển tiếp gói giữa host cục bộ và hai cổng của AWGR. Các gói đến ORNI được xử lý, có thể đưa tới host cục bộ hoặc chuyển đổi bước sóng để cập nhật tiêu đề, tái tạo tải tin và chuyển tiếp gói tới ORNI tiếp theo. Các gói truyền từ host cục bộ phải được lưu vào hàng đợi trong ORNI và chỉ được đưa tới mạng khi liên kết đầu ra có hiệu lực. Chức năng của ORNI được mô tả ở hình 3.33 Trong hầu hết ứng dụng chuyển mạch gói, tiêu đề chứa địa chỉ đích hoặc chỉ số mạch ảo, các thông tin này đều được chuyển tới bộ xử lý điều khiển định tuyến kết hợp với nhận dạng (ID) node hiện thời để thiết lập ra vị trí node mới. Từ vị trí node mới sẽ xác định ra cổng quang cục bộ (Gl, một cổng quang đầu xa Gr ), một bước sóng quang mới và một tiêu đề ghép sóng mang mới. Nếu không có gói nào đi qua, bộ xử lý điều khiển định tuyến sẽ truyền các gói đợi từ người dùng cục bộ. Các gói vào được chuyển qua tầng chuyển đổi bước sóng đồng thời cũng được thay thế tiêu đề OSCM và chuyển tải tin và bước sóng bên trong ORNI. Sợi trễ quang được sử dụng để thích ứng với trạng thái node mạng và lập thời gian trễ truyền dẫn trong ORNI. Khi địa chỉ hay chỉ số mạch ảo và nhận dạng cục bộ (ID) phù hợp thì cổng quang cục bộ Gl được mở và cổng quang đầu xa Gr đóng. Nếu địa chỉ gói không phù hợp với nhận dạng node cục bộ thì cần tính toán tiêu đề và một bước sóng mới. Cổng Gl đóng, tải tin được chuyển đổi bước sóng, tiêu đề ghép một sóng mang mới và cổng đầu xa Gr được mở. Gr sẽ chỉ mở trong một chu kỳ gói chuyển ra AWGR. 2.6 Kiến trúc chuyển mạch gói Kiến trúc tổng quát chuyển mạch gói quang như hình 2.34. Giao diện đầu vào Đồng bộ O / E Chỉnh tiêu đề Khôi phục tiêu đề Xác định vị trí tải tin Đồng hồ Khối điều khiển chuyển mạch Phần chuyển mạch Đồng bộ và tái tạo tín hiệu O / E Chỉnh tải tin Cập nhật tiêu đề Điện Quang Bộ tách Bộ ghép Giao diện đầu ra Hình 2.34. Các phần chính của chuyển mạch Giao diện đầu vào thực hiện động bộ và phác họa gói tin. Nếu cần thiết nó cũng có thể khuyếch đại tin trước khi chuyển mạch. Việc phác họa gói tin rất cần thiết để xác định tiêu đề, tách dữ liệu và viết lại tiêu đề. Ngoài ra, phác họa gói tin còn cần thiết để dồng bộ gói. Đồng bộ gói đầu vào rất cần thiết để khắc phục hiện tượng jitter chậm, và thường thực hiện bằng cách trễ gói tin trong một thời gian xác định. Giao diện đầu ra sẽ tái tạo lại gói tin hay khuyếch đại dữ liệu, viết lại tiêu đề gói và đồng bộ ở đầu ra. Thực hiện đồng bộ đầu ra là một yêu cầu cần thiết để khắc phục độ trễ khác nhau trong node chuyển mạch. Khối điều khiển sẽ đọc tiêu đề gói tin và dựa trên thông tin đó để điều khiển phần chuyển mạch. Tiêu đề gói tin có thể được quản lí bằng điện hoặc bằng quang, ở đây ta chỉ đề cập tới tiêu đề có dạng tín hiệu điện để thực hiện điều khiển. Phần chuyển mạch sẽ định tuyến gói tin tới cổng đầu ra theo yêu cầu dựa trên thông tin chứa trong tiêu đề. Nó cũng có thể giải quyết tranh chấp gói tin hoặc bằng đường dây trễ hoặc bằng bộ chuyển đổi bước sóng khả chỉnh hoặc cả hai. 2.6.1 Chuyển mạch dựa trên trường chuyển mạch không gian Chuyển mạch không gian là các phần tử quan trọng của chuyển mạch loại định tuyến bước sóng hoặc lựa chọn và quảng bá. Kiến trúc chuyển mạch đó được mô tả sau. Chuyển mạch gói quang chủ yếu dựa trên chuyển mạch không gian được nghiên cứu trong mục này. Vấn đề chính của các kiến trúc dựa trên chuyển mạch không gian cần sử dụng nhiều các cổng SOA khi số đầu vào và ra tăng lên. 2.6.1.1 Chuyển mạch xen kẽ Chuyển mạch xen kẽ mô tả ở hình 3.35 được biết đến nhiều nhất về chuyển mạch dựa trên chuyển mạch không gian. Nó là một chuyển mạch đơn giản gồm hai chuyển mạch không gian và các đường trễ giữa chúng. Chuyển mạch không gian đầu tiên chuyển trực tiếp các gói tới các đường trễ thích hợp, vì vậy các gói đến được các đầu ra giống nhau được trễ ở các thời điểm khác nhau. Chuyển mạch không gian thứ hai sẽ chuyển mạch các gói tới các cổng ra thích hợp. Chuyển mạch xen kẽ có thể được cải thiện bằng cách thay thế các đường trễ bằng các đường trễ quay vòng. Tức là các gói có thể được chuyển ngược trở lại bộ đệm đường trễ vài lần. Với cách này thời gian lớn nhất một gói lưu trong bộ đệm có thể được tăng lên mà không sử dụng các đường trễ dài hơn. Cách khác các gói được trễ vòng phải được khuyếch đại mà cách này lại làm tăng nhiễu. Nếu các bộ đệm quay vòng được sử dụng thì chỉ cần một chuyển mạch không gian. Trong chuyển mạch xen kẽ các đầu ra và đầu vào có thể chứa một gói tại một thời điểm. Hình 2.35: Cấu trúc chuyển mạch xen kẽ. 2.6.1.2 Chuyển mạch gói photonic bộ đệm đầu ra Hình 2.36:Cấu trúc chuyển mạch gói quang bộ đệm đầu ra. Là kiến trúc chuyển mạch dựa trên chuyển mạch không gian khác mà sử dụng bộ đệm gói định tuyến bước sóng. Chuyển mạch được mô tả trong hình 3.36 . Mỗi đầu vào được chuyển thành một bước sóng riêng biệt. Vì vậy một vài gói được đưa đến cùng đầu ra có thể được ghép với nhau ở trong chuyển mạch không gian. Các gói đó đến các đầu ra giống nhau thì nhận được độ trễ khác nhau trong bộ đệm chuyển mạch. AWGM đầu tiên phân phát các gói tới các đường trễ thích hợp và AWGM thứ hai chuyển trực tiếp các gói tới đầu ra thích hợp. Các đầu vào và ra có thể chứa một gói tại một thời điểm. 2.6.1.3 Chuyển mạch dựa trên chuyển mạch không gian không bộ đệm Chuyển mạch này được mô tả trên hình 2.37. lM l1 lM l1 N 1 N 1 Hình 2.37: Chuyển mạch không gian không đệm với TWC. Thay vì sử dụng bộ đệm, chuyển mạch giải quyết tranh cấp gói tin nhờ bộ chuyển đổi bước sóng khả chỉnh. Số lượng bộ biến đổi bước sóng có thể dùng chung nên số lượng có thể ít hơn số bước sóng sử dụng. Trước hết, gói tin được chuyển tới bộ tách và phân chia tới các sợi quang, mỗi sợi lại có một cổng quang. Một trong các cổng ở trạng thái mở và gói tin có thể chuyển qua trực tiếp hoặc thông qua bộ biến đổi bước sóng để tới cổng đầu ra theo yêu cầu. Các gói tới mỗi cổng đầu ra sẽ được ghép trên các sợi đầu ra. Theo mô hình này, mỗi đầu vào và đầu ra có thể chứa N gói tin trong cùng một thời gian. 2.6.1.4 Chuyển mạch DAVID Khối chuyển mạch Chuyển bước sóng Khối điều khiển logic Chuyển mạch không gian quang Đường dây t rễ Tách bước sóng và trích tiêu đề Chuyển đổi bước sóng và chèn tiêu đề + + Hình 2.38: Kiến trúc chuyển mạch gói DAVID. 1 M 1 M n n Kiến trúc chuyển mạch này được mô tả trên hình 2.38 như sau: Mỗi sợi đầu vào đều có một số bước sóng, tại mỗi cổng đầu vào, các gói thuộc kênh này đều được tách và hướng tới ma trận chuyển mạch. Ma trận chuyển mạch này được mô tả chi tiết ở hình 2.39. lW l2 l1 Chuyển đổi bước sóng Chuyển đổi bước sóng Chuyển đổi bước sóng lW l2 l1 lW l2 l1 Khối điều khiển chuyển mạch Đầu vào Đầu ra Hình 2.39: Kiến trúc chi tiết của khối chuyển mạch DAVID. Trong ma trận chuyển mạch, khi có một số gói tin tới cùng đầu ra, hoặc cùng đường dây trễ tại cùng một thời điểm, thì cần thực hiện chuyển đổi bước sóng để đảm bảo được hoạt động. Mỗi gói tin đi qua trường chuyển mạch với cùng một bước sóng. ở cổng đầu ra, bước sóng các gói tin sẽ được chuyển đổi thành bước sóng đầu ra. Như vậy, bước sóng sử dụng cho gói tin trong chuyển mạch là độc lập với bước sóng ngoài chuyển mạch. Chuyển mạch này có thể đáp ứng độ dài gói tin khác nhau. Trong ma trận chuyển mạch, các gói đầu tiên được chuyển đổi bước sóng mà đảm bảo không xảy ra sự tranh chấp. Số lượng bước sóng sử dụng trong chuyển mạch là W, có thể ít hơn hoặc bằng số bước sóng bên ngoài M. Bộ đệm đường dây trễ gồm có k tầng của m đường dây trễ. Mỗi gói tin từ đường dây trễ đều được chuyển tới chuyển mạch không gian thông qua bộ chia bước sóng. Mỗi bộ chia gồm có một bộ kết hợp và một bộ tách bước sóng. Kiến trúc này đảm bảo bất kì đầu ra nào của tầng chuyển mạch thứ i đều được chuyển tới bất kì đầu vào tầng chuyển mạch thứ i+1. Mỗi tầng có độ trễ khác nhau, và đường dây trễ của tầng thứ k có độ trễ là i.mk-1. Trạng thái đầu ra sẽ lựa chọn các gói tin thích hợp với đầu ra theo bước sóng và đường dây trễ. Khi đã tới đúng đầu ra, các gói tin sẽ được chuyển đổi về đúng bước sóng và đưa tới sợi đầu ra. Kiến trúc này lập lịch theo nguyên tắc FIFO, ví dụ như các gói tin tới cổng đầu ra theo thứ tự FIFO. 2.6.2 Chuyển mạch định tuyến bước sóng Chuyển mạch định tuyến bước sóng là các chuyển mạch mà các cổng đầu ra yêu cầu được thực hiện bằng cách chuyển đổi bước sóng tại phía đầu vào. Mỗi gói được nhận một bước sóng thích hợp đề định tuyến tới cổng ra và chuyển mạch thực hiện tuỳ thuộc vào bước sóng. 2.6.2.1 Chuyển mạch định tuyến bước sóng bộ đệm đầu ra Kiến trúc chuyển mạch định tuyến bước sóng đệm đầu ra đã được nghiên cứu từ những năm 1992 bởi Gabriagues và Jacob, và được mô tả như hình 3.40. Bộ lọc thông dải 0 (K-1).T TWC Điều khiển điện TWC l1 lN 1 N Hình 2.40: Các phần chính của chuyển mạch định tuyến bước sóng. Mã hoá gói Đệm gói tin Tách gói tin 1 N 1 K 1 K Chuyển mạch này bao gồm ba khối chức năng quang là: Khối mã hoá gói tin; khối tầng đệm và khối tách gói tin, các khối đều được điều khiển bằng điện. Khối mã hoá gói tin bao gồm N bộ chuyển đổi bước sóng khả chỉnh TWC's để chuyển đổi gói tin sang một bước sóng tương ứng với đầu ra yêu cầu. Tầng đệm là một ma trận chuyển mạch N xK cổng SOA và K đường dây trễ, ma trận chuyển mạch sẽ hướng các gói tin tới đường dây trễ cần thiết. Bộ điều khiển điện sẽ đảm bảo các gói tin cần tới đích sẽ chuyển tới mỗi cổng đầu ra theo nguyên tắc lập lịch FIFO. Khối tách gói tin bao gồm một coupler sao K xN và một tập N bộ lọc thông dải. Coupler sao sẽ ghép tất cả cá gói tin từ các đường dây trễ khác nhau tới tất cả các cổng đầu ra. Bộ lọc sẽ chọn lọc các gói tin có bước sóng tương ứng với cổng đầu ra đó. Số lượng cổng SOA có mối quan hệ tỉ lệ với N và K. Mỗi đầu vào và đầu ra có thể chứa một gói tin tại một thời điểm. Một dạng khác của chuyển mạch định tuyến bước sóng là chuyển mạch gói quang mạng biên đã được thực hiện ở những năm đầu thập kỉ 90. Trung tâm của chuyển mạch là một AWGM (Arrayed Waveguide Grating Multiplexer) có thể coi như một bộ định tuyến bước sóng như trên hình 3.41. Bộ định tuyến AWGM TWC TWC TWC Bộ đệm ghép quay vòng Bộ đệm ghép quay vòng Bộ đệm ghép quay vòng G1 G2 Coupler G2 G1 Khối m Coupler Khối 1 Đệm ghép quay vòng Hình 2.41 : Chuyển mạch gói qu