Đề tài Nghiên cứu ứng dụng điều khiển thời gian thực trên nền PC-104

thực hiện thao tác trên nó nhanh hơn, nếu ROM tương ứng (được chỉ định bởi người dùng) sử dụng ROM (được chỉ định bởi hệ thống). Do đó nội dung RAM có thể được đọc hoặc viết từ bộ nhớ cache. Thuộc tính tuỳ chọn: Disabled, Enabled, Cache. Thuộc tính mặc định: Disabled. Video Memory Size Trường này chỉ định những dung lượng nhớ cho hiển thị VGA, ta có thể lựa chọn bộ nhớ Video trên VGA. Thuộc tính tuỳ chọn: 1.5 MB, 2.5 MB và 4 MB. Thuộc tính mặc định: 1.5 MB. LCD CRT Section Trường này chỉ định hiển thị VGA sẽ được sử dụng khi hệ thống khởi động. Ta có thể lựa chọn hoặc LCD hoặc CRT khởi tạo trên VGA. Thuộc tính tuỳ chọn: Both, LCD, CRT. Thuộc tính mặc định: CRT. LCD Type Khi sử dụng hiển thị LCD, trường này chỉ định độ phân giải cho các kiểu hiển thị TFT LCD. Thuộc tính tuỳ chọn: 640×480, 800×600, 1024 × 768. Thuộc tính mặc định: 640 × 480. I/O Recovery Time Thời gian khôi phục trạng thái vào ra là một quãng thời gian được đo bằng các xung clock CPU, là thời gian mà hệ thống sẽ trễ sau khi đạt được một yêu cầu vào/ra để thực hiện yêu cầu vào ra tiếp theo. Trường này chỉ định thời gian để đầu vào/ra khôi phục lại cho việc truy nhập vào ra. Thuộc tính tuỳ chọn: No Delay, 2, 4 ,8, 16, 32, 64 and 128 xung. Thuộc tính mặc định: 32 xung. CAS Latency Trường này chỉ định khoảng thời gian trễ giữa tín hiệu CAS (Control Access System - hệ thống truy nhập có điều khiển) và RAS (Random Access Storage -bộ nhớ lưu giữ được truy nhập ngẫu nhiên) của hệ thống SDRAM đồng bộ, truy nhập SDRAM là theo chu kỳ khi mà nó được cài đặt. Thuộc tính tuỳ chọn: 1, 2, 3, 4, 5, 6 và 7. Thuộc tính mặc định: 3. IRC Bit 24 – 27 TIM1 Trường này thiết đặt cho SDRAM, thiết đặt chu kỳ thời gian giữa lệnh làm tươi (refresh) và lệnh ACT/PRE. Thuộc tính tuỳ chọn: 2, 3, 4, 5, 6, 7 và 8. Thuộc tính mặc định: 3. IRAS Bits 20 – 23 TIM1 Trường này thiết đặt cho SDRAM, lựa chọn chu kỳ thời gian giữa lệnh làm tươi (refresh) và lệnh ACT. Thuộc tính tuỳ chọn: 1, 2, 3, 4, 5, 6 và 7. Thuộc tính mặc định: 7. SDRAM Clock Ratio Trường này chỉ định tỷ lệ xung cho SDRAM. Thuộc tính tuỳ chọn: 2.0, 2.5, 3.0, 3.5, và 4. Thuộc tính mặc định: 3.0. SDRAM Clock Shift Trường này chỉ định xung nhịp của SDRAM thích ứng với cài đặt SDRAM và thời gian duy trì yêu cầu cho việc tương thíc đó. Thuộc tính tuỳ chọn: No Shift, 0.5, 1.0, 1.5, 2.0, 2.5, 3.0, và 3.5. Thuộc tính mặc định: 1,5. PCI/PLUG AND PLAY Plug and Plug Aware O/S Thiết đặt yes để cho BIOS biết rằng hệ điều hành có thể quản lý điều hành Plug và Play các thiết bị. Thuộc tính tuỳ chọn: Yes, No. Thuộc tính mặc định: No. PCI Latency Timer Trường này chỉ định sự chọn lựa thích hợp độ trễ (của xung PCI) cho thiết bị PCI được nghép vào bus mở rộng PCI. Thuộc tính tuỳ chọn: 32, 64, 96, 128, 160, 192, 224 và 248. Thuộc tính mặc định: 64. PCI VGA Palette Snoop Khi Enabled (cho phép) được chọn lựa, thiết bị VGA đa nhiệm làm việc trên những bus khác nhau có thể quản lý dữ liệu từ CPU về mỗi thiết đặt cho những thanh ghi bảng màu của các thiết bị video. Bit 5 của thanh ghi lệnh trong không gian cấu hình thiết bị PCI là bit Snoop Palette VGA. Thuộc tính tuỳ chọn: Disabled: Dữ liệu đọc và ghi bởi CPU chỉ được trực tiếp cho thanh ghi bảng màu thiết bị VGA PCI. Enabled: Dữ liệu đọc và ghi bởi CPU là trực tiếp cho cả thanh ghi bảng màu của thiết bị VGA PCI và thanh ghi bảnh màu thiết bị VGA ISA, cho phép các thanh ghi của cả hai thiết bị trên đồng nhất nhau. Thuộc tính mặc định: Disabled. DMA Channel 0-7 Khi tài nguyên I/O được điều khiển bằng thao tác tay, ta có thể gán DMA của hệ thống bằng những phân loại sau (dựa trên phân loại thiết bị dùng ngắt): Các thiết bị theo chuẩn bus ISA/ESA tương thích đặc điểm kỹ thuật bus AT PC nguyên thuỷ, có yêu cầu ngắt xác định (chẳng hạn như IRQ5 cho COM1). PnP (Plug and Play) phù hợp với chuẩn Plug and Play, hoặc được thiết kế cho kiến trúc bus PCI hoặc ISA. Thuộc tính tuỳ chọn: PnP, ISA/EISA. Thuộc tính mặc định: PnP. IRQ 3-15 Khi tài nguyên I/O được điều khiển bằng thao tác tay, ta có thể gán mỗi ngắt hệ thống theo những phân loại sau, dựa trên phân loại thiết bị dùng ngắt: Các thiết bị theo chuẩn bus ISA/ESA tương thích đặc điểm kỹ thuật bus AT PC nguyên thuỷ, có yêu cầu ngắt xác định (chẳng hạn như IRQ5 cho COM1). PnP (Plug and Play) phù hợp với chuẩn Plug and Play, hoặc được thiết kế cho kiến trúc bus PCI hoặc ISA. Thuộc tính tuỳ chọn: PnP, ISA/EISA. Thuộc tính mặc định: PnP. Resrved Memory Size Ta có thể dự trữ (thiết lập tay) kích thước bộ nhớ cho các card giao diện nào đó nếu cần thiết. Thuộc tính tuỳ chọn: Disbled, 16k, 32k, 64k Thuộc tính mặc định: Disabled Reserved Memory Address Khi Reserved Memory Size (kích thước bộ nhớ dự trữ) được cho phép, chỉ định không gian địa chỉ trong phạm vi C0000 và DC000. Thuộc tính tuỳ chọn: C0000, C4000, C8000, CC000, D0000, D4000, D8000, DC000. Thuộc tính mặc định: C8000. Cài đặt ngoại vi OnBoard FDC Trường này cho phép trình điều khiển ổ mềm điều khiển trên FB2502. Thuộc tính tuỳ chọn: Disabled, Enabled. Thuộc tính mặc định: Enabled. OnBoard Serial Port 1 Trường này lựa chọn địa chỉ các cổng I/O cho mỗi cổng nối tiếp. Thuộc tính tuỳ chọn: Auto, Disabled, 3F8H/COM1, 2F8H/COM2, và 3E8H/COM3, 2E8H/COM4. Thuộc tính mặc định: 3F8H/COM1. OnBoard Serial Port 2 Trường này lựa chọn địa chỉ cổng vào ra cho mỗi cổng nối tiếp. Thuộc tính mặc định: 2F8H/COM2. OnBoard Parallel Port Trường này lựa chọn địa chỉ cổng vào ra cho cổng song song. Thuộc tính tuỳ chọn: Auto, Disabled, 378, 278, và 3BCH. Thuộc tính mặc định: 378H. Parallel Port Mode Trường này chỉ định chế độ cho cổng song song. ECP (Expanded Capabilities Parallel - cổng song song tương thích mở rộng) và EPP (Ehanced Parallel Port - cổng song song cải tiến) cả hai đều có lược đồ truyền dữ liệu trực tiếp với Bit, có đặc điểm kỹ thuật gắn bó với chuẩn IEEE (Institute of Electrical and Electronic Engineers) P 1284. Thuộc tính tuỳ chọn: N/A Normal, Bi-Dir, EPP và ECP. Thuộc tính mặc định: Normal. EPP Version Trường này chỉ định phiên bản đặc điểm kỹ thuật cho chế độ cổng song song được sử dụng trong hệ thống mà chưa được cấu hình. Nếu Normal hoặc ECP được chọn, lúc đó trường này hiển thị N/A, nghĩa là không sẵn dùng. Thuộc tính tuỳ chọn: N/A, 1.7, 1.9. Thuộc tính mặc định: N/A. Parallel Port IRQ Trường này chỉ định các ngắt IRQ (Interrupt Request) cho cổng song song. Thuộc tính tuỳ chọn: Auto, N/A, 5, 7. Thuộc tính mặc định: IRQ7 cho cổng song song; IRQ5 cho cổng song song 2. Parallel Port DMA Channel Thuộc tính kênh DMA (Direct Memory Access) với cổng song song chỉ có nếu thiết đặt tuỳ chọn cho phươn thức cổng song song là ECP. Thuộc tính tuỳ chọn: N/A, 1, 3. Thuộc tính mặc định: N/A. Onboard IDE Trường này chỉ định kênh IDE cái mà có thể được áp dụng khi dùng kết nối đĩa cứng IDE (CN3). Thuộc tính tuỳ chọn: Disabled, Enabled. Thuộc tính mặc định: Enabled. Chức năng Watchdog Timer PC/104-VL587 được trang bị một bộ định thời bắt lỗi (watchdog) với chu kỳ time-out lập trình được. Ta có thể dùng chính chương trình của mình để cho bộ đình thời bắt lỗi (watchdog timer). Một khi ta đã cho phép watchdog timer, chương trình sẽ khởi tạo I/O mỗi lần trước khi bộ định thời times out (vượt quá thời gian cho phép). Nếu chương trình của ta bị lỗi để khởi tạo hoặc vô hiệu hoá bộ đinh này trước khi nó bị time-out, nó sẽ tạo ra một tín hiệu reset hệ thống. Chu kỳ time-out có thể lập trình từ 1 đến 255 giây hoặc nhiều phút. Trong đĩa CD-ROM kèm theo bao gồm file giới thiệu về Watch Dog. Trong file này có 3 trương trình thực thi được viết với những mẫu khác nhau. Trong thư mục WATCHDOG hãy tham khảo READ.TXT file. Có thể viết chương trình bằng ngôn ngữ Assembly hoặc C++. Hệ số ứng vơi hằng số time-out của watchdog timer vào khoản 1s. Chu kỳ time-out của watchdog timer nằm trong khoảng hệ số định thời từ 1 đến FF. Nếu ta muốn reset hệ thống của ta khi watchdog times out, bảng sau liệt kê quan hệ giữa các hệ số định thời với các chu kỳ times out: Bảng 1.1 – Quan hệ giữa các thừa số định thời với các chu kì timer out Hệ số định thời Chu kỳ time-out (giây) Chu kỳ time-out (phút) 1 1 1 2 2 2 3 3 3 4 4 4 “ “ “ FF FF FF Watchdog Timer Enabled Để cho phép watchdog timer hoạt động. ta phải output ra thừa số định thời cho watchdog. Sau khi cho phép watchdog timer làm việc, chương trình của ta phải viết cùng một hệ số (như khi viết hệ số cho phép watchdog timer làm việc) vào thanh ghi watchdog ít nhất một lần ở mỗi chu kỳ time-out. Ta có thể thay đổi chu kỳ định thời bằng cách viết một hệ số định thời khác vào thanh ghi watchdog tại bất kỳ thời điểm nào, và ta phải khởi tạo watchdog trước chu kỳ time-out mới trong lần khởi tạo tíêp theo. Để biết chi tiết có thể theo dõi các ví dụ trang 48 TL [1]. Để vô hiệu hoá watchdog time hoạt động, đơn giản là viết giá trị 00H vào thanh ghi watchdog Diễn giải cụ thể PC/104-587VL bao gồm một ngăn chứa đồng hồ thời gian thực, nó duy trì thời gian và ngày tháng trong việc bổ xung cất giữ thông tin cấu hình về hệ thống máy tính. Nó bao gồm 14 Byte cho đồng hồ và thanh ghi điều khiển cùng 114 Byte RAM dành cho mục đích chung. Nội dung của mỗi byte trong RAM CMOS được liệt kê dưới đây: Bảng 1.2 - Nội dung các byte trong RAM CMOS Địa chỉ Miêu tả 00 Giây 01 Cảnh báo giây 02 Phút 03 Cảnh báo phút 04 Giờ 05 Cảnh báo giờ 06 Ngày trong tuần 07 Ngày trong tháng 08 Tháng 09 Năm 0A Thanh ghi trạng thái A 0B Thanh ghi trạng thái B 0C Thanh ghi trạng thái C 0D Thanh ghi trạng thái D 0E Byte trạng thái chuẩn đoán 0F Byte trạng thái shutdow 10 Byte loại trình điều khiển cho đĩa mềm, hai lựa chọn là trình điều khiển A và trình điều khiển B 11 Byte loại đĩa được định vị, ổ đĩa C Địa chỉ Miêu tả 12 Byte loại đĩa được định vị, ổ đĩa D 13 Dự trữ 14 Byte thiết bị 15 Byte thấp của bộ nhớ cơ sở 16 Byte cao của bộ nhớ cơ sở 17 Byte thấp của bộ nhớ mở rộng 18 Byte cao của bộ nhớ mở rộng 19-2D Dự trữ 2E-2F 2 Byte kiểm tra tổng cho CMOS 30 Byte thấp của bộ nhớ mở rộng hiện thời 31 Byte cao của bộ nhớ mở rộng hiện thời 32 Byte về thế kỷ (ngày) 33 Các cờ thông tin (thiết đặt trong quá trình nguồn bật) 34-7F Dành cho BIOS hệ thống Bảng 1.3 - Lược đồ RAM CMOS Thanh ghi Miêu tả 00h-10h Chuẩn AT (Advance Technology - kỹ thuật cải tiến) tương thích RCT và các định nghĩa dữ liệu thanh ghi trạng thái 11h-13h Biến đổi 14h Thiết lập về thiết bị: Bit 7-6 Số lượng trình điều khiển ổ mềm: 1 Drive 2 Drive Bit 5-4 Kiểu màn hình: Không CGA (Color Graphics Adapter -bộ thích ứng đồ hoạ màu) hoặc MDA (Monochrome Display Adapter -bộ thích ứng hiển thị đơn sắc) 2 drive: 80×25 và 40×25 CGA Thanh ghi Miêu tả 14h Bit 3 Cho phép hiển thị: 0 Không cho phép 1 Cho phép Bit 2 Cho phép bàn phím: Không cho phép 1 Cho phép Bit 1 Bộ đồng xử lý toán được cài đặt: Absent (không cài đặt) Present (cài đặt) Bit 0 Điều khiển ổ mềm được cài đặt: Disabled (không được cài đặt) 1 Enabled (được cài đặt) 15h Bộ nhớ cơ sở (trong 1 KB tăng thêm), Byte thấp 16h Bộ nhớ cơ sở (trong 1 KB tăng thêm), Byte cao 17h Vùng nhớ tương thích với máy tính IBM (trong 1 KB tăng thêm), Byte thấp 18h Vùng nhớ tương thích với máy tính IBM (trong 1 KB tăng thêm), Byte cao (lớn nhất 15 MB) 19h-2Dh Biến đổi 2Eh Tổng kiểm tra chuẩn RAM CMOS, Byte cao 2Fh Tổng kiểm tra chuẩn RAM CMOS, Byte thấp 30h Vùng nhớ mở rộng tương thích với máy tính IBM, Byte thấp (POST –Power On Sefl Test-Tự kiểm tra nguồn) trong KB tăng thêm 31h Vùng nhớ mở rộng tương thích máy tính IBM, Byte cao (POST) trong KB tăng thêm 32h Byte thế kỷ (lưu trữ về thế kỷ (một trăm năm)) 33h Được dự trữ, không dùng 34h Được dự trữ, không dùng 35h Byte thấp của bộ nhớ mở rộng (POST) trong 64 KB 36h Byte cao của bộ nhớ mở rộng (POST) trong 64 KB 37h-3Dh Biến đổi 3Eh Tổng kiểm tra CMOS mơ rộng, Byte thấp (bao gồm 34h-3Dh) Thanh ghi Miêu tả 3Fh Tổng kiểm tra CMOS mơ rộng, Byte cao (bao gồm 34h-3Dh) Mỗi thiết bị ngoại vi trong hệ thống được gán một tập các địa chỉ cổng I/O, nó trở thành mã căn cước của thiết bị. Tổng cộng có 1K không gian địa chỉ sẵn dùng. Bảng sau liệt kê các địa chỉ cổng vào ra (I/O) được sử dụng trong card CPU công nghiệp này. Bảng 1.4 - Địa chỉ các cổng vào ra Địa chỉ Miêu tả thiết bị 000h-01Fh Điểu khiển DMA #1 020h-03Fh Điều khiển ngắt #1 040h-05Fh Timer (định thời) 060h-06Fh Điểu khiển bàn phím 070h-07Fh Đồng hồ thời gian thực, NMI (Nonmaskable Interrupt) 080h-09Fh Thanh ghi trang DMA 0A0h-0BFh Điều khiển ngắt #2 0C0h-0DFh Điểu khiển DMA #2 0F0h Xoá tín hiệu bận đồng xử lý toán học 0F1h Khởi động lại việc đồng xử lý toán học 1F0h-1F7h Giao diện IDE 2E8h-2EFh Cổng nối tiếp #4 (COM 4) 2F8h-2FFh Cổng nối tiếp #2 (COM 2) 2B0h-2DFh Điều khiển bộ thích ứng đồ hoạ 378h-3FFh Cổng song song #1 (LPT1) 360-36Fh Cổng mạng 3B0h-3FFh Bộ điều hợp màn hình đơn sắc và bộ điều hợp máy in 3C0-3CFh Bộ thích ứng EGA (Enhanced Graphics Adapter) 3D0-3DFh Bộ thích ứng CGA (Color Graphics Adapter) 3F8h-3Efh Cổng nối tiếp #3 (COM 3) 3F0h-3F7h Điều khiển ổ mềm Địa chỉ Miêu tả thiết bị 3F8h-3FFh Cổng nối tiếp #1 (COM 1) Interrupt Request Lines (IRQ) Có tổng cộng 15 mức ngắt sẵn dùng trong Card CPU công nghiệp này. Thiết bị ngoại vi dùng các mức yêu cầu ngắt để thông báo cho CPU dịch vụ mà nó đòi hỏi . Bảng sau thể hiện các IRQ được sử dụng bởi các thiết bị trên Card CPU công nghiệp. Bảng 1.5 – Các chức năng ngắt Mức Chức năng IRQ0 Thời gian hệ thống output IRQ1 Bàn phím IRQ2 Ngắt theo đợt IRQ3 Cổng nối tiếp #2 IRQ4 Cổng nối tiếp #1 IRQ5 Dự trữ IRQ6 Điều khiển ổ mềm IRQ7 Cổng song song #1 IRQ8 Đồng hồ thời gian thực IRQ9 Dự trữ IRQ10 Ethernet (bus cục bộ) IRQ11 Dự trữ IRQ12 Chuột PS2 IRQ13 FPU IRQ14 IDE chính IRQ15 Dự trữ DMA Channel Map Hai thiết bị điều khiển DMA 8327A tương đưong nhau được cung cấp trên bo mạch của CPU PC/104. Mỗi bộ điều khiển là một thiết bị DMA bốn kênh, nó sẽ tạo ra các địa chỉ vùng nhớ và tín hiệu điều khiển cần thiết cho việc truyền thông tin một cách trực tiếp giữa một thiết bị ngoại vi và bộ nhớ. Điều này cho phép truyền thông với tốc độ cao mà ít phải có sự can thiệp của CPU (Central Processing Unit). Hai bộ điều khiển DMA được xếp tầng bên trong để cung cấp bốn kênh DMA cho việc truyền thông các thiết ngoại vi 8-bits (DMA1) và 3 kênh khác cho việc truyền thông các thiết bị ngoại vi 16-bit (DMA2). Kênh 0 DMA2 cung cấp liên kết nối tiếp giữa hai thiết bị DMA 8327A, do đó duy trì sự tương thích với chuẩn PC/AT IBM. Bảng 1.5 - Thông tin hệ thống của các kênh DMA DMA Controller1 DMA Controller2 Channel 0: Space (trống) Channel 4: Dành cho kết nối với bộ điều khiển 1 Channel 1: Dự trữ cho máy tính IBM (Synchronous Data Link Control - điều khiển liên kết dữ liệu đồng bộ) Channel 5: Trống Channel 2: Bộ điều hợp đĩa mềm Channel 6 :Trống Channel 3: Space Channel 7: Trống Các cổng nối tiếp (Serial Ports) Các ACE (Asynchronous Communication Elements ACE1 tới ACE4 – các phần tử truyền thông không đồng bộ) được sử dụng để chuyển đổi dữ liệu từ song song sang định dạng nối tiếp ở phía bộ truyền và chuyển đổi ngược lại từ dạng nối tiếp sang định dạng song song ở phía bộ nhận. Việc truyền nhận tuân theo trình tự bên truyền và bên thu là một bit start, sau đó là 5 đến 8 bit dữ liệu, một parity bit (bit kiểm tra tính chẵn lẻ - nếu được lập trình), một bit stop, một nửa (chỉ với định dạng 5 bit dữ liệu) hoặc 2 bit stop. Các ACE có thể quản lý số chia từ 1 đến 65535 (16 bit), và tạo ra một xung 16x cho việc điều khiển logic truyền thông nội bộ. Các ACE còn bao gồm cả sự cung cấp việc sử dụng xung 16x trên để điều khiển logic nhận. Trong ACE, cũng bao gồm một khả năng điều khiển MODEM hoàn toàn, và một trình xử lý hệ thống ngắt có thể được biến đổi mềm (phần mềm) cho thời gian máy tính, được yêu cầu để quản lý kết nối truyền thông. Cụ thể về các thanh ghi có trong TL [1] nên trong bản báo cáo này ta không cần phải liệt kê đầy đủ. Bảng 1.6 - Bảng tóm tắt các thanh ghi truy nhập ACE DLAB Địa chỉ cổng Thanh ghi 0 Base + 0 Bộ đệm bên nhận (read) 0 Base + 1 Thanh ghi lưu giữ bộ truyền (write) X Base + 2 Cho phép ngắt X Base + 3 Mã nhận dạng ngắt DLAB Địa chỉ cổng Thanh ghi X Base + 4 Điều khiển dòng lệnh X Base + 5 Điều khiển Modem X Base + 6 Trạng thái đường truyền X Base + 7 Thanh ghi 1 Base + 0 Bộ chốt thực hiện phép chia (byte ít có nghĩa nhất) 1 Base + 1 Bộ chốt thực hiện phép chia (byte có ý nghĩa cao nhất) Ghi chú: DLAB-Divisor Latch Access Bit (mạch chốt bộ chia truy nhập theo bit) Receiver Buffer Register (RBF) – Thanh ghi bộ đệm của thiết bị nhận: Một Byte dữ liệu được nhận (chỉ đọc) Transmitter Holding Register (THR)-thanh ghi quản lý truyền dữ liệu: Một Byte kết nối việc truyền thông (chỉ ghi) Interrupt Enabled Register (IER) - Thanh ghi cho phép ngắt Bit 0: Cho phép ngắt sẵn có trong dữ liệu được nhận (ERBF) Bit 1: Cho phép ngắt đường truyền rỗng (ETHEI) Bit 2: Cho phép ngắt trạng thái đường nhận (ELSI) Bit 3: Cho phép ngắt trạng thái MODEM Bit 4: Phải là 0 Bit 5: Phải là 0 Bit 6: Phải là 0 Bit 7: Phải là 0 Cổng song song (Parallel Ports) Bảng sau cho ta địa chỉ của các thanh ghi cổng song song Bảng 1.7 - Địa chỉ các thanh ghi Địa chỉ cổng Đọc/Ghi Thanh ghi Base + 0 Ghi Đường dữ liệu ra Base + 1 Đọc Đường dữ liệu vào Base + 2 Đọc Bộ đệm trạng thái Base + 3 Ghi Bộ chốt điều khiển Giá trị cụ thể của các thanh ghi có thể tham khảo trong TL [1]. Tìm hiểu về lò điện trở Giới thiệu chung Lò điện trở ta xét có tại Phòng thí nghiệm Trọng điểm Tự Động Hoá. Xét về mặt điện, lò điện trở là một là một tải thuần trở. Lò điện trở sử dụng nguồn điện xoay chiều 220V/50Hz, công suất cực đại của lò là 1200W. Xét về mặt điều khiển, lò điện trở là một khâu quán tính bậc nhất có hàm truyền: Với các tham số K, T được xác định một cách gần đúng theo yêu càu công nghệ. Do điều kiện chưa cho phép nên ta chưa thể tiến hành nhận dạng đối tượng được. Tuy nhiên việc nhận dạng đối tượng không có gì khó khăn cả. Các phương pháp điều khiển lò điện trở Có rất nhiều phương pháp điều khiển lò điện trở, song phổ biến hiện nay có hai phương pháp là điều khiển dùng Rơle và điều khiển dùng Thyristor. Điều khiển dùng Rơle a, Sơ đồ nguyên lý Hình 2.1 – Sơ đồ điều khiển bằng Rơle b, Nguyên lý điều khiển Nguyên tắc của điều khiển dùng Rơle là điều khiển hai vị trí có trễ. Đối tượng là lò điện trở đặt trong môi trường nên luôn toả nhiệt ra môi trường xung quanh. Xét: DQ = Qc - Qt Tương ứng với DP = Pc - Pt Khi muốn tăng nhiệt độ ta tăng Qc, tức là tăng công suất cấp Pc cho lò lớn hơn Pt sao cho DQ > 0. (DP >0) Vậy điều khiển Rơle chính là điều khiển công suất trung bình của dòng điện cấp cho nguồn. Một cách trực quan ta có đồ thị quan hệ giữa sông suất và nhiệt độ theo thời gian sau: Dto t T/2 T 2T 0 t Pc to(oC) Hình 2.2 - Đồ thị quan hệ giữa nhiệt độ và công suất cấp Điều khiển Thyristor a, Sơ đồ nguyên lý Hình 2.3 – Sơ đồ điều khiển bằng Thyristor b, Nguyên lý điều khiển Khác với điều khiển dùng Rơle, điều khiển dùng Thyristor là điều khiển công suất cấp vào. Cũng từ công thức: DQ = Qc - Qt Tương ứng với DP = Pc - Pt Nếu như trong phương pháp điều khiển dùng Rơle, DP hoặc âm hoặc dương tuỳ theo việc ta ngắt hay đóng Rơle, thì trong phương pháp này ta điều khiển công suất cấp Pc sao cho DP = 0 khi hệ thống ổn định. Để điều khiển Pc ta điều khiển điện áp cấp vào lò. Muốn vậy ta cần tính toán được góc mở a của Thyristor. Dựa theo công thức tính giá trị trung bình của điện áp cấp cho tải R khi ta điểu chỉnh bằng Thyristor như sau: Với Vậy có thể nói điều khiển dùng Thyristor chính là điều khiển góc mở a của nó. Pc ~ Utb ~ a. Từ đó ta xác định góc mở van thích hợp để đạt được giá trị điện áp trung bình cấp cho tải. Đồ thị của phương pháp này như sau: 0 t G UT1 t a Hình 2.4 - Dạng điện áp ra điều khiển bằng Thyristor Kết luận Trong hai phương pháp trên, phương pháp nào cũng có những ưu nhược điểm của nó. Tuỳ theo yêu cầu của bài toán mà ta lựa chọn phương pháp thích hợp. Đầu tiên, ta xét phương pháp điều khiển dùng Rơle Ưu điểm: Cấu tạo phần cứng đơn giản. Phần mềm tính toán không có gì khó, có thể dùng các mạch điều khiển analog mà không cần lập trình. Giá cả phải chăng. Nhược điểm: Độ trễ của Rơle ảnh hưởng lớn đến chất lượng điều khiển. Nếu ta đóng ngắt quá nhanh sẽ dẫn đến tình trạng Rơle không hoạt động, nếu đóng ngắt quá chậm thì sai lệch nhiệt độ sẽ lớn. Nhiệt độ luôn luôn không ổn định mà lúc nào cũng dao động trong một giới hạn Dt nhất định. Đường đặc tính điều khiển không trơn. Do vậy khó cho việc điều khiển các đối tượng có nhiệt độ theo một qui luật nhất định. Chịu ảnh hưởng của nhiễu như: nhiệt độ buồng đốt, nhiệt độ vật nung, nhiệt độ môi trường…sẽ ảnh hưởng đến nhiệt lượng toả Qt. Phương pháp điều khiển dùng Thyristor Ưu điểm: Chất lượng điều khiển tốt hơn phương pháp điều khiển dùng Rơle rất nhiều: Nhiệt độ lò ổn định. Có thể điều khiển nhiệt độ của đối tượng theo một đường cong bất kì với chất lượng tương đối tốt. Có sự cách li về điện. Nhược điểm: Phần mềm tính toán phức tạp hơn phương pháp kia. Do vậy đòi hỏi cấu hình phần cứng tương đối cao. Giá thành đắt hơn phương pháp điều khiển dùng Rơle. Từ các ưu-nhược điểm trên của hai phương pháp ta thấy nếu công việc yêu cầu độ chính xác cao, chất lượng tốt thì ta áp dung phương pháp hai. Còn nếu chất lượng vừa phải thì có thể dùng phương pháp một để tiếc kiệm chi phí. Thực tế trên thị trường hiện nay các mạch điều khiển dùng Rơle hiện rất phổ biến bởi tính phổ dụng của nó. Song, trong khuôn khổ đề tài được giao, chúng em sử dụng phương pháp điều khiển dùng Thyristor. Cấu tạo mạch điều khiển Cấu tạo mạch điều khiển lò điện trở Đặc tính của Thyristor Ta có đường đặc tính mở của Thyristor như sau: V A 0 Idt In Hình 3.1 - Đường đặc tính V – A của Thyristor Từ đó ta thấy để mở Thyristor thì phải cung cấp cho nó một dòng lớn hơn ngưỡng mở của nó trong khoảng thời gian nhỏ. Muốn vậy ta phải tạo ra các xung có độ dốc lớn để mở van. Tín hiệu điều khiển sẽ được đưa qua bộ vi phân rồi vào biến áp xung trước khi nối với đầu điều khiển của Thyristor. Sơ đồ mạch Để điều khiển việc đóng mở các Thyristor ta dùng các biến áp xung. Nguồn cung cấp cho các máy biến áp xung này là xung điều khiển qua bộ vi phân tạo thành các xung nhọn. Trong đó: Mạch vi phân gồm có: 1 tụ C. 1 điện trở. Một máy biến áp xung. Các điot xung 1A loại RU1. C828: transistor loại NPN. Mạch vi phân có tác dụng tạo xung nhọn từ xung chữ nhật đầu vào điều khiển. Xung nhọn này được khuếch đại và tạo sự đồng pha điều khiển 2 Thyristor bời một máy biến áp xung. Đầu ra thứ cáp của máy biến áp xung nối vào đầu vào điều khiển Thyristor. Hình 3.2 - Cấu tạo mạch mở Thyristor. Cấu tạo Card điều khiển trên PC/104 sử dụng rãnh ISA ISA là một chuẩn dùng để giao tiếp giữa máy tính và các thiết bị khác qua một rãnh cắm 62 chân. Trong chuẩn ISA, đường dữ liệu là 8 bít, 20 bít địa chỉ. Chuẩn này được dùng rất phổ biến trong công nghiệp. PC/104- 587VL chỉ có rãnh cắm ISA. Các modul vào/ra đều được thiết kế theo một chuẩn nhất định. Kích thước của các modul này vừa bằng modul PC/104. Các modul được cắm vào rãnh ISA trên Mainboard PC/104 và có thể cắm chồng lên nhau. Trên Phòng thí nghiệm hiện có một Card điều khiển dùng cho chuẩn này. Card do Đài Loan sản xuất và điều khiển theo nguyên lý đóng/mở Rơle. Với yêu cầu điều khiển Thyristor, chúng em có hai phương án thiết kế Card điều khiển: sử dụng bộ định thời PIT-8254 hoặc dùng bộ biến đổi số/tương tự DAC0808 làm đầu ra điều khiển. Đầu vào phản hồi của cả hai phương án đều dùng bộ biến đổi tương tự/số ADC0804. Kích thước của card tương tự như card hiện có trên Phòng thí nghiệm. PC/104 PIT 8254 (DAC0808) ADC 0804 Các mạch giải mã địa chỉ và các đường dữ liệu, điều khiển. Đầu ra điều khiển Đầu vào phản hồi Phần Card điều khiển Hình 3.3 – Sơ đồ khối Card điều khiển Dùng PIT-8254 a, Sơ đồ nguyên lý Hình 3.4 – Sơ đồ mạch nguyên lý của Card điều khiển dùng PIT-8254 Các linh kiện gồm: Các IC giải mã địa chỉ: + 74LS688: Là vi mạch so sánh bằng 8 bít họ TTL gồm có 8 đầu vào (P0…P7) và 8 đầu đặt mức so sánh (Q0…Q7). Khi P = Q thì đầu ra 19 xuống mức thấp. + 7414: Là vi mạch gồm có 6 cổng NOT. + 74LS32: Là vi mạch gồm có 4 cổng OR hai đầu vào . Các IC trên được nối với các đường địa chỉ từ A2 đến A9 của PC/104 thông qua ránh chuẩn ISA có nhiệm vụ giải mã địa chỉ cho hai IC 8254 và ADC0804. Cụ thể, địa chỉ cơ sở của 8254 là 300h, trong đó địa chỉ của Timer0 là 300h, Timer1 là 301h, Timer2 là 302h, CWR là 303h; địa chỉ của ADC0804 là 304h. Bộ đếm 8254: Dùng để tạo tín hiệu điều khiển tới mạch điều khiển Thyristor. 8254 gồm có 3 timer hoạt động độc lập với nhau. Ở đây ta sử dụng cả 3 timer: Timer0 dùng để tạo xung có tần số thích hợp cung cấp cho các đầu vào Clock của hai timer còn lại; Timer1 và Timer2 dùng để tạo xung cần thiết để cung cấp tín hi