Đề tài Nghiên cứu và thiết kế hệ thống điều khiển số nhiệt độ

ệc. (b). Sự sắp xếp chân ra của vi điều khiển 8051: Phần lớn các bộ vi điều khiển 8051 được đóng vào vỏ theo kiểu hai hàng DIL (Dual In Line) với tổng số là 40 chân ra, một số ít còn lại được đóng vỏ theo kiểu hình vuông PLCC (Plastic Leaded Chip Carrier) với 44 chân và loại này thường được dùng cho những hệ thống cần thiết phải tiết kiệm diện tích. Sơ đồ chân bộ vi điều khiển 8051: Sv : Lê Thanh Tùng 21 U1 80C51 31 19 18 9 12 13 14 15 1 2 3 4 5 6 7 8 39 38 37 36 35 34 33 32 21 22 23 24 25 26 27 28 17 16 29 30 11 10 4 0 2 0 EA/VP X1 X2 RESET INT0 INT1 T0 T1 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7 RD WR PSEN ALE/P TXD RXD V C C V S S Sơ đồ chân của IC 80C51 Bảng chức năng các chân của vi điều khiển 8051. Chân Ký hiệu Chức năng 1 8 P1.0 P1.7 Cổng giả hai hướng P1, có thể tự do sử dụng 9 Reset Lối vào Reset, khi hoạt động ở mức High(1) 10 17 P3.0 P3.7 Cổng giả hai hướng P3, sắp xếp tất cả các đường dẫn với chức năng đặc biệt 18 XTAL2 Lối ra của bộ dao động thạch anh bên trong 19 XTAL1 Lối vào của bộ dao động thạch anh bên trong 20 Vss Nối mát ( 0V ) 21 28 P2.0 P2.7 Cổng giả hai hướng P2, chức năng đặc biệt là các đường dẫn địa chỉ A8 A15 29 PSEN Progam Strobe Enable, xuất ra các xung đọc dùng cho bộ nhớ chương trình bên ngoài 30 ALE Address Latch Enable, xuất ra các xung điều khiển để lưu trữ trung gian các địa chỉ 31 EA External Access, khi được nối với mát là để Sv : Lê Thanh Tùng 22 làm việc với ROM ngoại vi 32 39 P1.0 P1.7 Cổng hai hướng cực máng hở P0 hay Bus dữ liệu hai hướng dùng cho ROM, RAM và thiết bị ngoại vi đồng thời cũng chuyển giao 8 bit địa chỉ thấp 40 Vdd Nguồn nuôi dương ( +5V ) * Chức năng các chân vi điều khiển: Port 0: là Port có 2 chức năng ở trên chân từ 32 đến 39 trong các thiết kế cỡ nhỏ ( không dùng bộ nhớ mở rộng ), có hai chức năng như các đường I/O. Đối với các thiết kế cỡ lớn ( với bộ nhớ mở rộng ) nó được kết hợp kênh giữa các bus. Port 1: là một port I/O trên các chân 1-8. Các chân được ký hiệu P1.0, P1.1, P1.2,..,P1.8 có thể dùng cho các thiết bị ngoài nếu cần. Port1 không có chức năng khác, vì vậy chúng ta chỉ được dùng trong giao tiếp với các thiết bị ngoài. Port 2: là một Port công dụng kép trên các chân 21 - 28 được dùng như các đường xuất nhập hoặc là Byte cao của bus địa chỉ đối với các thiết kế dùng bộ nhớ mở rộng. Port 3: là một Port công dụng kép trên các chân 10 -17. PSEN (Program Store Enable ): 8051 / 8031 có 1 tín hiệu điều khiển PSEN là tín hiệu ra trên chân 29. Nó là tín hiệu điều khiển để cho phép bộ nhớ chương trình mở rộng và thường được nối đến chân OE (Output Enable) của một EPROM để cho phép đọc các Byte mã lệnh. PSEN sẽ ở mức thấp trong thời gian lấy lệnh. Các mã nhị phân của chương trình được đọc từ EPROM qua bus và được chốt vào thanh ghi lệnh của 8051 để giải mã lệnh. Khi thi hành chương trình trong ROM nội ( 8051) PSEN sẽ ở mức thụ động (mức cao). ALE (Address Latch Enable ): Tín hiệu ra ALE trên chân 30 tương hợp với các thiết bị làm việc với các xử lý 8585, 8088, 8086, 8051 dùng ALE một cách tương tự cho làm việc giải các kênh các bus địa chỉ và dữ liệu khi Port 0 được dùng trong chế độ chuyển đổi của nó: vừa là bus dữ liệu vừa là bit thấp của địa chỉ, ALE là tín hiệu để chốt địa chỉ vào một thanh ghi bên ngoài trong nữa đầu của chu kỳ bộ nhớ. Sau đó, các đường Port 0 dùng để xuất hoặc nhập dữ liệu trong nữa sau chu kỳ của bộ nhớ. Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được dùng là nguồn xung nhịp cho các hệ thống. Nếu xung trên 8051 là 12 MHz thì ALE có tần số 2 MHz. Chỉ ngoại trừ khi thi hành lệnh MOVX, một xung ALE sẽ bị mất. Chân này cũng được làm ngõ vào cho xung lập trình cho EPROM trong 8051. EA (External Access): Tín hiệu vào EA trên chân 31 thường được mắc lên mức cao (+5V) hoặc mức thấp (GND). Nếu ở mức cao, 8051 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp (4K). Nếu ở mức thấp, chương trình chỉ được thi hành từ bộ nhớ mở rộng. Khi dùng 8031, EA luôn được nối mức thấp vì không có bộ nhớ chương trình trên chip. Nếu EA được nối mức thấp bộ nhớ bên trong chương trình 8051 sẽ bị cấm và chương trình thi hành từ EPROM mở rộng. Sv : Lê Thanh Tùng 23 Người ta còn dùng chân EA làm chân cấp điện áp 21V khi lập trình cho EPROM trong 8051. RST (Reset): Ngõ vào RST trên chân 9 là ngõ reset của 8051. Khi tín hiệu này được đưa lên múc cao (trong ít nhất 2 chu kỳ máy), các thanh ghi trong 8051 được tải những giá trị thích hợp để khởi động hệ thống. Các ngõ vào bộ dao động trên chip: Như đã thấy trong các hình trên, 8051 có một bộ dao động trên chip. Nó thường được nối với thạch anh giữa hai chân 18 và 19. Các tụ giữa cũng cần thiết như đã vẽ. Tần số thạch anh thông thường là 12 MHz. Các chân nguồn: 8051 vận hành với nguồn đơn +5V. Vcc được nối vào chân 40 và Vss (GND) được nối vào chân 20. Các chân đối thọai với bộ nhớ ngoài : WR (Write) - đối thoại để viết vào bộ nhớ dữ liệu ở ngoài. RD (Read) - đối thoại để đọc từ bộ nhớ dữ liệu ở ngoài. EA (External Address) - tín hiệu chọn 4K đầu tiên của ROM : EA = 0 : chọn 4K ROM ngoài. EA = 1 : chọn 4K ROM trong. ALE (Address Latch Enable) - cho phép chốt địa chỉ trên cổng đa hợp P0 PSEN (Program Store Enable) - cho phép đọc bộ nhớ chương trình ngoài. * Các thanh ghi đặc biệt bên trong chip: A (Accumulator): Thanh ghi đa chức năng. B : Như thanh ghi A, ngoài ra còn dùng trong các lệnh Mul, Div. PSW (Program Status Word): Thanh ghi từ điều khiển SP (Stack Pointer): Con trỏ Stack. Sau khi Reset có giá trị là 07h. SP được tăng trước khi đữ liệu được cất vào Stack. DPTR (Data Pointer (DPH, DPL)): Con trỏ chứa địa chỉ 16-bit dùng trong một số lệnh truy nhập bộ nhớ. P0, P1, P2, P3 (Port Latches): Các bộ chốt cho 4 cổng vào ra tương ứng. SBUF (Serial Data Buffer): Thanh ghi để đọc và viết cho cổng nối tiếp. SCON (Serial Port Control): Thanh ghi điều khiển cổng nối tiếp. TMOD (Timer Mode): Thanh ghi chế độ cho các Timer. TCON (Timer Control): Thanh ghi điều khiển cho các Timer. T2CON (8052 Timer 2 Control): Thanh ghi điều khiển cho Timer 2 của 8052. PCON ( Power Control): Thanh ghi điều khiển nguồn (chỉ sử dụng cho 89C51). IE (Interrupt Enable): Thanh ghi cho phép ngắt (1=cho phép; 0=không cho phép). IP (Interrupt Priority): Thanh ghi ưu tiên các ngắt. Sv : Lê Thanh Tùng 24 (c). Tổ chức phần cứng Vi điều khiển 8051: c.1. Tổ chức bộ nhớ (Memory Map): Từ cấu trúc của vi điều khiển 8051 đã giới thiệu và yêu cầu thiết kế ta tiến hành phân bổ các vùng nhớ như sau: - Bộ nhớ chương trình 8K ROM chia làm hai vùng: ROM trong (On-chip) có địa chỉ vật lý: 0000H 0FFFH. ROM ngoài (2764) có địa chỉ vật lý: 1000H 2FFFH. - Bộ nhớ dữ liệu được mở rộng thêm 8K RAM ngoài, với địa chỉ vật lý: 2000H 3FFFH. - Mạch ghép nối vào/ ra sử dụng IC8255 với địa chỉ của từng cấu hình như sau: Địa chỉ cổng PA: 4000H Địa chỉ cổng PB: 4001H Địa chỉ cổng PC: 4002H Địa chỉ của từ điều khiển PSW: 4003H - Địa chỉ của ADC 0809 8 kênh vào tương tự: 6000H 6007H. - Địa chỉ của DAC 0808 là :8000H c.2. Thiết kế bộ nhớ: Xem xét cấu trúc của 8051 và để tạo khả năng mở rộng phạm vi điều khiển cho hệ điều khiển nếu có nhu cầu về sau này ta thiết kế thêm vùng bộ nhớ chương trình dùng thêm 8 KB ROM đặt ở ngoài. VĐK 8051 đã có 128 Byte cho bộ nhớ dữ liệu tuy nhiên đối với yêu cầu mở rộng cho nhớ dữ liệu đối với các ứng dụng sau này ta sử dụng thêm 8 KB Ram dữ liệu. Nguyên tắc phối ghép bộ nhớ với VĐK: - Nhóm tín hiệu địa chỉ phối ghép với Bus địa chỉ của hệ thống để chọn ra một ô nhớ cụ thể để đọc/ghi. - Nhóm tín hiệu dữ liệu được phối ghép với Bus dữ liệu của hệ thống nhằm thực hiện được việc trao đổi dữ liệu trong hệ thống với bộ nhớ. - Nhóm tín hiệu chọn vi mạch (Chip Select): được phối ghép với đầu ra của giải mã địa chỉ để có thể thực hiện được việc chọn ra một vùng nhớ làm việc. - Nhóm tín hiệu điều khiển: Kết nối với các Bus điều khiển của hệ VXL. Đối với ROM thì đầu vào điều khiển OE (Output Enable) để cho phép dữ liệu được đưa ra Bus thì được kết nối với dây tín hiệu RD của VXL. Đối với RAM có hai tín hiệu điều khiển thì tín hiệu điều khiển ghi WE (Write Enable) được nối với chân Sv : Lê Thanh Tùng 25 tín hiệu WR của VXL, còn tín hiệu điều hiển đọc OE thì được nối với chân tín hiệu RD của VXL. * Bộ nhớ ROM ngoài: Đối với ROM ngoài ta dùng vi mạch nhớ chỉ đọc loại EPROM 2764. Đây là bộ nhớ lập trình xoá bằng tia cực tím, nó có tốc độ truy nhập rất nhanh. Với dung lượng 8K Byte như vậy nó có 13 đường chọn địa chỉ và có 8 đường ra dữ liệu. EPROM chỉ được hoạt động khi chân OE ở mức tích cực thấp, nó được vi điều khiển chọn làm việc khi chân CE cũng được tích cực thấp. EPROM được nuôi với mức điện áp 5V, điện áp này được đưa vào bộ nhớ thông qua chân Vpp. Địa chỉ của EPROM trong hệ thống là 1000H 2FFFH nên nó được chọn bởi tín hiệu chọn chip Y0 của giải mã địa chỉ. Bộ nhớ chương trình ngoài là mộ IC ROM được phép bởi tín hiệu PSen. Hình sau mô tả cách nối một EPROM vào 8051/8031: Giao tiếp giữa 8051/8031 và EPROM Một chu kỳ máy của 8051/8031 có 12 chu kỳ xung nhịp. Nếu bộ dao động trên chip được lái bởi một thạch anh 12MHz thì chu kỳ máy kéo dài 1 s. Trong một chu kỳ máy sẽ có 2 xung ALE và 2 byte được đọc từ bộ nhớ chương trình (nếu lệnh hiện hành là một byte thì byte thứ hai sẽ được loại bỏ). Giản đồ thời gian của một lần lấy lệnh được vẽ ở hình sau: Port 0 EA 8051 ALE Port 2 PSEN D0-D7 A0-A7 EPROM A8-A15 OE D Q 74HC37 3 G Sv : Lê Thanh Tùng 26 Giản đồ thời gian đọc bộ nhớ chương trình ngoài. Truy xuất bộ nhớ dữ liệu ngoài: Giao tiếp giữa 8051/8031 và RAM OSC ALE PSEN Port 2 Port 1 PCL Opcode PCL PCH PCH P1 P2 P1 P2 P1 P2 P1 P2 P1 S1 S2 S3 S4 S5 S6 P1P2 P2 S1 Moät chu kyø maùy P1 P2 Port 0 8051 EA ALE Port 2 RD WR D0-D7 RAM A0-A7 A8-A15 OE WE 74HC373 O D G Sv : Lê Thanh Tùng 27 Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được cho phép ghi/đọc bằng các tín hệu WR và RD (các chân P3.6 và P3.7 thay đổi chức năng). chỉ có một cách truy xuất bộ nhớ dữ liệu ngoài là với lệnh MOVX dùng con trỏ dữ liệu (DPTR) 16 bit hoặc R0 và R1 xem như thanh ghi địa chỉ. Kết nối bus địa chỉ và bus dữ liệu giữa RAM và 8051/8031 cũng giống EPROM và do đó cũng có thể lên đến 64 byte bộ nhớ RAM. Ngoài ra, chân RD của 8051/8031 được nối tới chân cho phép xuất (OE) của RAM và chân WR được nối tới chân ghi (WR) của RAM. Giản đồ thời gian cho lệnh đọc bộ nhớ dữ liệu ngoài được vẽ trên hình sau đối với lệnh MOVX A, @DPTR: Giản đồ thời gian của lệnh MOVX Giản đồ thời gian cho lệnh ghi (MOVX @DPTR, A) cũng tương tự chỉ khác đường WR sẽ thay vào đường RD và dữ liệu được xuất ra trên port 0 (RD vẫn giữ mức cao). 2.1.2.2. Vi mạch ADC 0809: Bộ ADC 0809 là một thiết bị CMOS tích hợp với một bộ chuyển đổi tương sang số 8 bit, bộ chọn kênh và một bộ logic điều khiển tương thích. Bộ chuyển đổi tương tự số này sử dụng phương pháp chuyển đổi xấp xỉ. Bộ chọn kênh có thể chọn ra kênh cần chuyển đổi bằng 3 chân chọn địa chỉ. Thiết bị này loại trừ khả năng cần thiết điều chỉnh điểm zero bên ngoài và khả năng điều chỉnh tỉ số làm cho ADC đễ dàng giao tiếp với các bộ vi xử lý. * Các đặc điểm cơ bản của ADC 0809: - Nguồn nuôi đơn ± 5 V, hiệu suất cao. - Dải tín hiệu lối vào tương tự 5V khi nguồn nuôi là +5V. Có thể mở rộng thang đo bằng các giải pháp kỹ thuật cho từng mạch cụ thể. S5 DPL Moät chu kyø maùy Port 2 PCH Opcode S2 RD S3 PCL S1 S6 DPH ALE PSEN S1 S2S4 S3 S4 S5 S6 Port 0 DATA Moät chu kyø maùy Sv : Lê Thanh Tùng 28 - Dễ dàng giao tiếp với vi xử lý vì đầu ra có bộ đệm 3 trạng thái nên có thể ghép trực tiếp vào kênh dữ liệu của hệ VXL. - Tổng sai số chưa chỉnh ±1/2 LSB. - Thời gian chuyển đổi 100 s . - Tần số xung clock 10 KHz - 1028 KHz. - Đảm bảo sai số tuyến tính trong dải nhiệt độ từ 400C 85OC. (a). Bảng chân lý và sơ đồ chân của vi mạch ADC 0809: Bảng chân lý: A B C X 0 0 0 0 0 0 1 1 0 1 0 2 0 1 1 3 1 0 0 4 1 0 1 5 1 1 0 6 1 1 1 7 X X X (?) Sơ đồ chân của vi mạch ADC 0809 Sv : Lê Thanh Tùng 29 * ý nghĩa các chân: - Các chân 11 đến 17 ( DB7 - DB1 ) : là các đầu ra số. - /CS cho phép lựa chọn IC hoạt động. - /RD chân tác động từ bên ngoài để IC thực hiện quá trình chuyển đổi. - CLK IN: đầu vào xung Clock. - Ref(+): điện áp vào chuẩn +5V. - Ref(-): điện áp vào chuẩn 0. - Vcc: nguồn cung cấp. - AGND, DGND: chân nối đất. - Vref/2: 1/2 điện áp chuẩn (b). Cấu trúc bên trong của ADC 0809: Cấu trúc bên trong của ADC 0809 được thể hiện ở hình vẽ dưới: Hoạt động chuyển đổi: Quá trình biến đổi được bắt đầu bằng một xung Low ngắn hạn ở lối vào /WR. Muốn thế điều kiện cần có là một mức Low của tín hiệu /CS. Sau thời gian biến đổi 100às, lối ra /INTR chuyển sang Low và báo hiệu việc kết thúc quá trình biến đổi. Sau đó qua một mức Low ở lối vào /RD có thể đọc ra các bit số liệu. Sự truy nhập để đọc sẽ dẫn đến hậu quả là tín hiệu /INTR sẽ chuyển trở lại mức cao. Sv : Lê Thanh Tùng 30 Khi mà lối vào /RD được chuyển hẳn sang mức Low, thì lối ra /INTR chuyển sang Low sau quá trình biến đổi kéo dài 8 chu kì giữ nhịp của bộ giữ nhịp bên trong. Ở tần số giữ nhịp là 640 KHz, chu kì này là 12.5s. (c). Ghép ADC 0809 với VĐK 8051: - Các kênh vào Analog được nối vào các đầu vào tương ứng của ADC. Mỗi kênh đó có địa chỉ riêng do tổ hợp 3 bit địa chỉ A, B, C quy định. Các đầu vào địa chỉ này kết nối với đường địa chỉ A0, A1, A2 của Bus địa chỉ của hệ thống. Các đường địa chỉ cao của hệ thống được dùng để tạo tín hiệu chọn chip (/CS) cho ADC0809. - Tín hiệu /CS được đưa tới đầu vào của mạch OR để khởi động ADC (Start) khi có tín hiệu /WR đồng thời chốt địa chỉ (ALE) của kênh hiện hành có giá trị là giá trị 3 bit A, B, C. Tín hiệu /CS cũng được đưa tới đầu vào của mạch OR thứ hai để tạo tín hiệu OE cùng với /RD nhằm chốt dữ liệu đã biến đổi xong ở đầu ra. - Vì khi biến đổi xong, ACD 0809 dùng tín hiệu ra chân EOC để báo cho VĐK biết mã nhị phân tương ứng với mức cao của tín hiệu đầu vào đã được tạo ra. Vì vậy ta kết nối EOC với đầu vào ngắt ngoài /INT1 của 8051. - 8 bit dữ liệu thường được ghép trực tiếp với Bus dữ liệu hệ thống vì bản thân bộ đệm ra là 3 trạng thái, cũng có thể ghép qua 8255. +Tớn hieọu taùo nhũp cho ADC Tớn hieọu naứy ủửụùc ủửa chaõn CLK cuỷa ADC vaứ ủửụùc taùo bụỷi maùch sau: Sv : Lê Thanh Tùng 31 Mạch tạo xung nhịp cho ADC *Mạch tạo điện áp chuẩn: Do ADCkhông cần điều chỉnh điểm 0 nên ta dùng mạch tạo điện áp chuẩn như sau : Mạch tạo điện áp chuẩn cho ADC 2.1.2.3. Vi mạch DAC 0808: Đây là vi mạch thực hiện việc chuyển đổi dữ liệu từ số ra tương tự, điện áp ra được lấy từ một điện áp so sánh xác định. Vi mạch này có độ phân giải là 1/256 giá trị với điện áp ra 10V thì có bước nhảy điện áp là 39,1 mV Sv : Lê Thanh Tùng 32 U5 DAC0808 12 11 10 9 8 7 6 5 14 15 4 2 16 1 3 3 A8 A7 A6 A5 A4 A3 A2 A1 VR+ VR- IOUT IOUT COMP V + V - Sơ đồ chân của DAC 0808 Bộ biến đổi DAC0808 Sv : Lê Thanh Tùng 33 2.1.2.4. Mạch tạo tín hiệu mở thyristor: Để đảm bảo tín hiệu mở thyristor đồng bộ với điện áp nguồn , ta dùng mạch đồng pha theo nguyên lý tạo xung tam giác có cùng chu kì vói điện áp nguồn. Sơ đồ mạch được cho dưới đây: Mạch tạo xung răng cưa đồng pha với điện áp nguồn Trong mạch này , điện áp nguồn dược chỉnh lưu về áp 6V,sau đó được cho phóng nạp qua tụ để tạo xung răng cưa. Điện áp xung răng cưa này tiếp tục được so sánh với điện áp điều khiển được đưa ra từ bộ điều khiển và tạo thành xung vuông có bề rộng dùng để mở thyristor. Để giảm tiêu hao công suất mà đảm bảo mở van tốt,ta dùng chùm xung tạo ra do mạch timer 555. Toàn bộ phần mạch tạo tín hiệu mở thyristor được cho dưới đây: Sv : Lê Thanh Tùng 34 Mạch tạo xung điều khiển Giản đồ thời gian trong mộtchu kì của điện áp dùng để mở thyristor được cho trong hình vẽ sau: Giản đồ thời gian của điện áp điều khiển Sv : Lê Thanh Tùng 35 Điện áp sau cùng sẽ được đưa tới mạch khuyếch đại công suất gồm hai tranzitor mắc lặp, đưa qua một biến áp xung rồi đưa đến chân gate của các thyristor. 2.1.2.5. Các vi mạch phụ trợ khác: (a). Vi mạch chốt 74LS373: Đây là mạch có tác dụng chốt lại số liệu ở đầu vào khi có tín hiệu tích cực, đầu ra sẽ không bị biến đổi khi tín hiệu đầu vào đã mất. Nó chỉ thay đổi khi tín hiệu chốt tích cực trở lại. Bên ngoài vỏ cũng có tín hiệu /OE cho phép hoạt động. Khi có yêu cầu chốt chân LE sẽ được tích cực. Trong ghép nối với 8051: - Chân /OE (số 1) của 74LS373 được nối đất. - Chân LE(số 11) của 74LS373 được nối với chân ALE (số 30) của 8051. (b). Vi mạch MAX 232 ( của hãng Maxim): Khi thực hiện giao tiếp giữa VĐK với máy tính thì ta cần có vi mạch MAX 232 chuyển đổi. MAX cho phép đọc vào cũng như đưa ra 8 tín hiệu TTL qua giao diện nối tiếp của máy tính PC. Thích ứng với mức tín hiệu ( +12V, -12V ) trên giao diện RS 232. Vi mạch này nhận mức RS 232 đã được gửi từ máy PC và biến đổi tín hiệu này thành tín hiệu TTL, để rồi sau đó dẫn đến VĐK. Tín hiệu từ VĐK được biến đổi thành tín hiệu mức +12V/ -12V và gửi tới máy tính PC. Vi mạch có khả năng thiết lập tốc độ Baud. Sơ đồ chân vi mạch MAX 232 Sv : Lê Thanh Tùng 36 MAX 232 được nối với cổng truyền thông nối tiếp của 8051 qua 2 chân: RxD và TxD. Nhờ đó mà luồng dữ liệu có thể dịch chuyển 2 chiều từ máy tính xuống vi điều khiển và ngược lại. Cấu trúc bên trong của MAX 232 Qua cấu trúc bên trong của MAX 232 ta thấy vi mạch này có thể kết nối một lúc với cả 2 đầu RS 232. 2.2. Phân tích hệ thống điều khiển số Khi chưa có bộ điều khiển trong hệ thống , sơ đồ khối của hệ thống như sau : Trong đó Wkđcs là hàm truyền của mạch công suất: Sv : Lê Thanh Tùng 37 Wkđcs(p) = 1*1 1 pT K Trong bài tập này lấy K1=120 T1=0.02 sec => Wkđcs(p) = 1*02.0 120 p Wlò là hàm truyền của lò: Wlò(p) = 1*2 pT K lo e -pt = )1*)(1*( 2 ppT K lo Với =150 sec T2= 500 sec Klo = 4 Trong bài tập này lấy Klo = 4 ; T2= 500 sec => Hàm truyền của lò là: 1500 4 p e -p.150 Khai triển gần đúng ta được : Wlo = )1*500)(1*150( 4 pp Kf là hàm truyền của mạch phản hồi . Kf=0.5 Ta thấy rằng hằng số thời gian của mạch khuếch đại công suất rất nhỏ so với hằng số thời gian của lò nên ta có thể bỏ qua. Như vậy đối tượng điều khiển ở đây gồm lò và mạch công suất có hàm truyền như sau : Wđt = )1*500)(1*150( 4*120 pp = )1*500)(1*150( 480 pp = 1*650**75000 480 ppp Căn cứ vào khả năng của vi điều khiển và đặc điểm của đối tượng ta có thể chọn chu kì trích mẫu của hệ thống là 10 giây. Với chu kì trích mẫu này chuyển sang miền số ta có hàm truyền rời rạc của đối tượng sử dụng Matlab : >> Wdtz=c2d(Wdt,10,'ZOH') Transfer function: 0.3109 z + 0.3021 --------------------- z^2 - 1.916 z + 0.917 Sampling time: 10 Chuyển sang phương trình trạng thái : Sv : Lê Thanh Tùng 38 )(*3021.03109.0)( )(* 0 1 )(* 01 917.0916.1 )1( kxky kukxkx 2.2.1.Kiểm tra tính điều khiển đƣợc và tính quan sát đƣợc của hệ thống Ta đã xác định được phương trình trạng thái của đối tượng điều khiển (công thức trên ) .Để kiểm tra tính điều khiển được của đốu tượng cần ma trân điều khiển được : Pd=[Bd Ad*Bd]= 10 916.11 Có det(Pd)=1 0 suy ra rank(pd) = 2 do đó đối tượng là điều khiển được. Để kiểm tra tính quan sát được của đối tượng ta cần tính ma trận quan sát của hệ thống : Nd= [Cd’ Ad’*Cd’] 2851.03021.0 8977.03109.0 Suy ra : det(Nd) = -0.3598 0 => Hệ thống là quan sát được. 2.2.2.Xét ổn định của đối tƣợng : Phần này sẽ xét ổn định của đối tượng , nghĩa là xét ổn định của một hệ thống hở trong đó không có bộ điều khiển .Công thức (3.1) đã cho biết hàm truyền đạt rời rạc của đối tượng . Phương trình đặc tính của đối tượng là : z^2 - 1.916 z + 0.917 = 0 Giải phương trình của phương trình này ta có các điểm cực của dối tượng là : Z1= 0.98564 Z2= 0.93035 các điểm cực này đều nằm bên trong đường tròn đơn vị nên đối tượng là ổn định , tức là hệ thồng ổn định . Ta có đặc tính quá độ của hệ thống như hình vẽ dưới: Sv : Lê Thanh Tùng 39 2.2.3.Xét ổn định của hệ thống kín khi chƣa có bộ điều khiển Xét đối tượng trong một hệ thống kín nhưng chưa có bộ điều khiển. Cần xét ổn định của hệ thống này : Mô hình của hệ thống: Sv : Lê Thanh Tùng 40 Hàm truyền rời rạc của đối tượng được cho bởi công thức : Transfer function: 0.3109 z + 0.3021 --------------------- z^2 - 1.916 z + 0.917 Sampling time: 10 Hàm truyền đạt của hệ thống có hồi tiếp âm là : Transfer function: 0.3109 z + 0.3021 -------------------- z^2 - 1.76 z + 1.068 Sampling time: 10 Phương trình đặc tính của hệ thống là : z^2 - 1.76 z + 1.068 Giải phương trình trên ta có các điểm cực của hệ thống là : z1= 0.88 + 0.5418i z2= 0.88 - 0.5418i Căn cứ vào Modul của 2 điểm cực ta thấy hệ thống kín không ổn định vì các điểm cực có Modul lớn hơn 1 . Đặc tính quá độ của hệ thống là: Sv : Lê Thanh Tùng 41 2.3. Tổng hợp hệ thống 2.3.1. Tổng hợp hệ thống dùng bộ điều khiển PID: 2.3.1.1. Bộ điều khiển PID và tìm các thông số cho bộ điều khiển PID: Bộ điều khiển PID (Proportional - Integral - Derivative) là bộ điều khiển kinh điển, được sử dụng rất nhiều khi tổng hợp hệ thống. Mặc dù hiện nay đã có các phương pháp tổng hợp hệ thống khác tốt hơn (như phương pháp dùng hồi tiếp trạng thái sẽ được xét ở phần sau) nhưng bộ điều khiển PID vẫn tiếp tục được sử dụng rộng rãi. Bộ điều khiển PID gồm ba thành phần: thành phần tỉ lệ (P), thành phần tích phân (I) và thành phần vi phân (D). Mỗi thành phần có những ảnh hưởng nhất định đến chất lượng của hệ thống, và việc lựa chọn một bộ tham số phù hợp cho ba thành phần đó sẽ đem lại cho hệ thống chất lượng mong muốn. Hàm truyền liên tục của bộ điều khiển PID có thể được viết dưới dạng sau: WPID(p)= KP+ p K I + Kdp Để chuyển từ bộ PID liên tục sang bộ PID số có vài cách khác nhau. Một phương pháp là chuyển gần đúng từng thành phần của bộ PID từ liên tục sang dạng rời rạc như sau: - Thành phần tỉ lệ được giữ nguyên. - Thành phần tích phân được lấy gần đúng theo Tustin: )1(2 )1( z zTK p K II Sv : Lê Thanh Tùng 42 - Thành phần vi phân được lấy gần đúng: KDp = zT zK D . )1(2 Với T là chu kì trích mẫu. Như vậy, hàm truyền rời rạc của bộ PID số là: )1( )25.0()5.0( )1.(..2 )1(2)1.(..)1.(...2 . )1( )1(2 )1( )( 2 22 zz T K z T K TKKz T K TKK zzT zKzzTKzzKT zT zK z zTK KzW DD IP D IP DIP DI PPID Có thể thấy, bộ điều khiển PID số có 2 điểm cực (0 và 1) và tối đa 2 điểm Zero. Có nhiều phương pháp khác nhau để tổng hợp hệ thống dùng bộ điều khiển PID nói chung và bộ điều khiển PID số nói riêng. Tuy nhiên, hiện vẫn chưa có một phương pháp tổng quát và chính xác nào để tìm được bộ điều khiển PID tốt nhất cho một hệ thống. Các phương pháp cho đến nay vẫn chỉ cho phép xác định một cách tương đối các thông số của bộ PID (đáp ứng được phần nào chất lượng mong muốn). Sau đó, phải tiếp tục thay đổi các thông số (trong một lân cận xung quanh giá trị tìm được) và “mò” cho đến khi tìm được bộ thông số đáp ứng yêu cầu chất lượng đã đề ra. Việc dò tìm các thông số cho bộ điều khiển PID phải dựa trên các nguyên tắc về ảnh hưởng của từng thành phần trong bộ điều khiển PID đến chất lượng của hệ thống. Một cách chung nhất, có thể tóm tắt các nguyên tắc đó trong bảng sau: Rise Time Overshoot Settling Time Steady State Error KP Giảm Tăng Thay đổi ít Giảm KI Giảm Tăng Tăng Triệt tiêu KD Thay đổi ít Giảm Giảm Thay đổi ít Lấy một ví dụ, với sai lệch tĩnh (Steady State Error), khi tăng KP sẽ làm giảm sai lệch tĩnh, tăng KI sẽ có thể triệt tiêu được sai lệch tĩnh, còn KD ít có ảnh hưởng. Tất nhiên, các nguyên tắc trên không đúng tuyệt đối bởi ba thông số trên có ảnh hưởng lẫn nhau và sự thay đổi của bất kì một thông số nào cũng có thể gây ảnh hưởng không nhỏ đến tác dụng của hai thông số còn lại. Riêng đối với bộ PID số, có hai hướng chính để tổng hợp là: - Hướng thứ nhất là tổng hợp bộ điều khiển PID liên tục trước, sau đó chuyển bộ điều khiển tìm được sang miền rời rạc bằng công thức gần đúng đã trình bày ở trên. Hướng này chỉ áp dụng được khi chu kì lấy mẫu của hệ số nhỏ hơn rất nhiều lần so với hằng số thời gian nhỏ nhất trong đối tượng. Sv : Lê Thanh Tùng 43 -