Đề tài Thiết kế mạch ADC xấp xỉ đều

từng giá trị rời rạc sinh ra trong quá trình lượng tử hóa. 1.1. Quan hệ In – Out:   Biến đổi AD có tính chất tỉ lệ. Tín hiệu vào Analog được biến đổi thành một phân số X bằng cách so sánh với tín hiệu tham chiếu Vref. Đầu ra của bộ ADC là mã của phân số này. Bất kỳ một sai số tín hiệu Vref  nào cũng sẽ dẫn đến sai số mức ra, vì vậy người ta cố gắn giữ  cho Vref càng ổn định càng tốt. Quan hệ vào ra các khối ADC. Nếu bộ ADC xuất mã ra gồm n bit thì số mức ra rời rạc là 2n. Đối với quan hệ tuyến tính, tần số vào được lượng tử hóa theo đúng mức này. Mỗi mức như vậy là một tín hiệu analog được phân biệt với hai mã kế tiếp nhau, nó chính là kích thước của LSB (Least Significant Bit). Q= LSB =  FS/2N   Trong đó :      Q       : Lượng tử                      LSB  : bit có trọng số thấp nhất                      FS     : giá trị toàn thang   Tất cả các giá trị analog của lượng tử Q được biểu diễn bởi mã số, mà mã này tương ứng với giá trị trung bình của lượng tử (có thể hiểu là giữa khoảng LSB) gọi là mức ngưỡng. Các giá trị Analog nằm trong khoảng từ mức ngưỡng sai biệt đi ± ½ LSB vẫn được thể hiện bằng cùng một mẫu, đó là sai số lượng tử hóa. Sai số này có thể sẽ giảm đi bằng cách tăng số bit trong mã ra bộ ADC. Quan hệ vào ra. 1.2. Độ phân giải:  Nếu mạch điện có 4 bộ so sánh, ngõ ra digital sẽ có 5 mức giá trị. Tương tự nếu mạch điện có 7 bộ so sánh thì sẽ có 8 mức giá trị có thể ở ngõ ra digital, khoảng cách giữa các mức tín hiệu  trong trường hợp 8 mức sẽ nhỏ hơn trường hợp 4 mức. Nói cách khác, mạch chuyển đổi với 7 bộ so sánh có giá trị digital ngõ ra “mịn” hơn khi chỉ có 4 bộ, độ “mịn” càng cao  tức độ phân giải (resolution) càng lớn. Khái niệm độ phân giải được dùng để chỉ số bit cần thiết để chứa hết các mức giá trị digital ngõ ra. Trong trường hợp có 8 mức giá trị ngõ ra, chúng ta cần 3 bit nhị phân để mã hóa hết các giá trị này, vì thế mạch chuyển đổi ADC với 7 bộ so sánh sẽ có độ phân giải là 3 bit. Một cách tổng quát, nếu một mạch chuyển đổi ADC có độ phân giải n bit thì sẽ có 2n mức giá trị có thể có ở ngõ ra digital. Để tạo ra một mạch chuyển đổi flash ADC có độ phân giải n bit, chúng ta cần đến 2n-1 bộ so sánh, giá trị này rất lớn khi thiết kế bộ chuyển đổi ADC có độ phân giải cao, vì thế các bộ chuyển đổi flash ADC thường có độ phân giải ít hơn 8 bit. Độ phân giải liên quan mật thiết đến chất lượng chuyển đổi ADC, việc lựa chọn độ phân giải phải phù hợp với độ chính xác yêu cầu và khả năng xử lý của bô điều khiển. Trong 2 mô tả một ví dụ “số hóa” một hàm sin analog thành dạng digital. 1.3. Độ chính xác:  Cùng một bộ chuyển đổi ADC nhưng có người muốn dùng cho các mức điện áp khác nhau, ví dụ người A muốn chuyển đổi điện áp trong khoảng 0-1V trong khi người B muốn dùng cho điện áp từ 0V đến 5V. Rõ ràng nếu hai người này dùng 2 bộ chuyển đổi ADC đều có khả năng chuyển đổi đến điện áp 5V thì người A đang “phí phạm” tính chính xác của thiết bị. Vấn đề sẽ được giải quyết bằng một đại lượng gọi là điện áp tham chiếu - Vref (reference voltage). Điện áp tham chiếu thường là giá trị điện áp lớn nhất mà bộ ADC có thể chuyển đổi. Trong các bộ ADC, Vref thường là thông số được đặt bởi người dùng, nó là điện áp lớn nhất mà thiết bị có thể chuyển đổi. Ví dụ, một bộ ADC 10 bit (độ phân giải) có Vref=3V, nếu điện áp ở ngõ vào là 1V thì giá trị số thu được sau khi chuyển đổi sẽ là: 1023x(1/3)=314. Trong đó 1023 là giá trị lớn nhất mà một bộ ADC 10 bit có thể tạo ra (1023=210-1). Vì điện áp tham chiếu ảnh hưởng đến độ chính xác của quá trình  chuyển đổi, chúng ta cần tính toán để chọn 1 điện áp tham chiếu phù hợp, không được nhỏ hơn giá trị lớn nhất của input nhưng cũng đừng quá lớn. 1.4.  ADC.   Tùy theo công nghệ chế tạo mà bộ ADC có đầu vào đơn cực hay lưỡng cực, đa số nằm trong khoảng 0…5V hoặc 0…10V đối với đơn cực và -5…+5V hoặc –10V…+10V đối với ADC lưỡng cực. Tín hiệu vào cần phù hợp với tầm vào xác định cho từng bộ ADC. Nếu đầu vào không hết thang sẽ tạo mã vô dụng ở đầu ra. Vấn đề này được giải quyết bằng cách chọn tầm đầu vào bộ ADC sau đó chỉnh độ lợi thích hợp cho đầu vào của nguồn Analog.   Khi sử dụng bộ ADC đơn cực mà có tín hiệu vào là lưỡng cực trong khoảng ±Vpp thì ta cần phải cộng điện áp vào Vi với một điện áp nền bằng +Vpp, khi đó ta sẽ có Vi nằm trong khoảng 0..+2Vpp; tín hiệu này sẽ được đưa tới đầu vào bộ ADC. Nếu sử dụng ADC lưỡng cực thì không cần cộng tín hiệu và đầu ra ta sẽ nhận được mã lưỡng cực. 1.5. Đầu ra bộ ADC:   Đa số các ADC có đầu ra 8 Bits, 16 Bits … dù vậy cũng có loại 3½ Digit, mã BCD, 10 Bits, 14 Bits. Đầu các bộ ADC thường là mã nhị phân tự nhiên hoặc có dấu. ADC dùng cho máy đo chỉ thị số đa dụng thường là mã BCD. 1.6. Tín hiệu tham chiếu Vr: Hình vẽ cho thấy đầu vào và đầu ra của bộ ADC. Mọi ADC đều yêu cầu có tín hiệu Vr. Bất kỳ một sai số nào trên Vr đều gây ra lỗi độ lợi ở đặc tính của AD. Vì vậy Vr là tín hiệu đảm bảo độ chính xác và ổn định của bộ AD. Dùng IC ổn áp có thể thỏa mãn điều này. 1.7. Tín hiệu điều khiển:   Mọi bộ ADC đều có tính xung Clock và tín hiệu điều khiển để hoạt động. Thiết bị ngoài giao tiếp với ADC sẽ khởi động quá trình AD bằng cách phát một xung Start vào đầu vào Start của ADC, ADC sẽ nhận biết cạnh lên của xung Start và ngay sau đó nó sẽ kéo đường EOC (End of Conversion) xuống thấp (không tích cực). Lúc này ADC đang thực hiện quá trình biến đổi, tương ứng với mỗi xung Clock đưa vào ADC sẽ thực hiện được một bước biến đổi, sau một bước nhất định tùy theo bộ ADC, thì quá trình biến đổi hoàn thành. Khi biến đổi xong, ADC sẽ nâng đường EOC lên mức cao, tín hiệu này có thể dùng để kích một ngắt cứng của máy tính (nếu dùng giao tiếp với máy tính). Để đọc được dữ liệu đầu ra của bộ ADC thì phải nâng đường OE (Output Enable) của ADC lên mức cao, sau khi đọc xong thì lại trả đường này về mức thấp. 2.Các kỹ thuật ADC: 2.1. ADC kiểu đếm: Clock Khối so sánh Bộ đếm thuận DAC Chốt Bộ giải mã Xung xóa CL Bộ chỉ thị Ux Uss Udac AND Z Zx Sơ đồ khối AD có Vr dạng nấc thang. Counter: Bộ đếm tạo đầu ra cho bộ ADC bằng hoặc lớn hơn giá trị vào Ux. Nó được reset tại mọi thời điểm bắt đầu thực hiện AD và đếm dần lên sau mỗi xung Clock. Cứ mỗi lần đếm bộ DAC lại nâng lên mỗi nấc thang (1 LSB). Bộ so sánh sẽ dùng bộ đếm lại khi điện áp DAC (áp hồi tiếp) đạt tới giá trị vào Ux.   Nhược điểm của phương pháp này là Tc (thời gian chuyển đổi) theo mức tín hiệu vào và đôi khi rất lâu. Tc=2x Tclock  đối với bộ DAC n bit khi biến đổi một tín hiệu vào ở mức FS (Full Scale).   Một cải tiến của phương này là “tracking” hay “servo” sử dụng bộ đếm thuận nghịch cho phép DAC đưa tín hiệu vào liên tục. Bằng sự khống chế bộ đếm từ bên ngoài tại một điểm nhất định ta dùng bộ DAC kiểu tracking như một bộ S & H (Sample and Hold). 2.2. ADC thăng bằng liên tục:   Sơ đồ khối giống như phương pháp trước, nhưng bộ đếm là bộ đếm thuận nghịch.   Về cơ bản cũng giống như phương pháp trên nhưng bộ đếm hoạt động được ở chế độ thuận nghịch. Khi tín hiệu Vht < Vi thì bộ đếm sẽ đếm lên, ngược lại thì bộ đếm sẽ đếm xuống. Quá trình xác lập ghi nhận được khi giá trị Vht dao động xung quanh giá trị Vi. Tc cũng phụ thuộc vào Vi và nhược điểm sai số cũng giống phương pháp trên: sai số động phụ thuộc vào thời gian biến đổi và sai số tĩnh chủ yếu ở bộ biến đổi DA và bộ so sánh. Đồ thị thời gian AD thăng bằng liên tục. 2.3.Phương pháp biến đổi ADC hàm dốc tuyến tính: (phương pháp tích phân một độ dốc) Về bản chất thực hiện biến đổi trung gian từ điện áp ra khoảng thời gian sau đó đo khoảng thời gian theo phương pháp số. Quá trình biến đổi sẽ xảy ra như sau: Sơ đồ khối phương pháp ADC hàm dốc tuyến tính. Sau thời gian kích khởi, bộ đếm sẽ bắt đầu đếm lên và mạch quét sẽ bắt đầu tạo ra tín hiệu tuyến tính thời gian. Tín hiệu quét và tín hiệu vào Vi được so sánh với nhau, khi hai tín hiệu này bằng nhau thì mạch so sánh sẽ đóng cổng không cho xung tới bộ đếm nữa. Như vậy nội dung của bộ đếm sẽ tỉ lệ với thời gian to, mà to lại tỉ lệ thuận với giá trị Vi nên nội dung bộ đếm tỉ lệ với Vi. Dạng sóng ADC hàm dốc tuyến tính. Độ chính xác của phương pháp này phụ thuộc vào độ tuyến tính của tín hiệu quét (sai số độ dốc càng nhỏ, độ chính xác càng cao), tín hiệu phụ thuộc vào tần số của từng xung. Phương pháp này có tốc độ hoạt động cao hơn các phương pháp ban đầu, và độ chính xác cũng cao hơn do không cần sử dụng bộ biến đổi DA. 2.4. ADC xấp xỉ liên tiếp: Sơ đồ khối mạch ADC xấp xỉ liên tiếp. Phương pháp này được dùng trong kỹ thuật biến đổi AD tốc độ cao – trung bình. Nó cũng dùng một bộ DAC bên trong để tạo ra một điện áp bằng mức vào và của tín hiệu sau đúng bằng n chu kỳ xung Clock cho trường hợp ADC n bit. Phương pháp này cho phép rút ngắn Tc rất nhiều và không phụ thuộc vào tín hiệu vào Vi. Kỹ thuật này phụ thuộc vào sự xấp xỉ tín hiệu vào với mã nhị phân, sau đó thay đổi các bit trong mã này một cách liên tiếp cho đến khi đạt được mã gần đúng nhất. Tại mỗi bước của quá trình này, giá trị xấp xỉ của mã nhị phân thu được sẽ được lưu vào SAR (Successive Approximate Register). Việc biến đổi luôn được bắt đầu tại MSB (Most Significant Bit) của SAR khi đó được bật lên. Bộ so sánh sẽ so sánh đầu ra của ADC với Vi và ra lệnh cho bộ điều khiển ngắt MSB nếu như giá trị ban đầu này vượt quá đầu vào AD. Trong chu kỳ xung Clock kế tiếp, MSB lại được phát trở lại. Một lần nữa bộ so sánh sẽ quyết định lấy hay bỏ MSB này. Sự biến đổi này sẽ tiến dần đến sự đúng nhất so với tín hiệu vào xuất dữ liệu này ra.                         2.5. ADC tích phân hai độ dốc: Kỹ thuật này thấy rõ trên sơ đồ khối. Ta thấy điện áp vào được tích phân trong khoảng thời gian t1, đúng bằng lúc bộ đếm đếm hết. Tại cuối t1, bộ đếm sẽ reset và bộ tích phân chuyển qua mức tham chiếu âm, đầu ra của bộ tích phân sẽ giảm tuyến tính về zero tại đó bộ đếm ngưng đếm và được reset. Điện tích nạp tụ trong khoảng thời gian t gần bằng điện tích xả trong khoảng thời gian t2: t1 x V1 = t2 x V2 Þ t2 / t1 = V1 / V2 = X Tỉ số X cũng chính là tỉ số mà mã nhị phân của bộ đếm lớn nhất ( giá trị đếm được vào cuối t2 cũng là giá trị xuất ra. Kỹ thuật này có một số ưu điểm, nhất là chất lượng khử ồn. Tín hiệu vào được tích phân qua một chu kỳ, do đó bất kỳ mức ồn nào cũng có tần số là bội số của 1/t1 đều bị loại. Sơ đồ khối ADC tích phân hai độ dốc. Đồ thị dạng sóng của ADC tich phân 2 độ dốc. Chú ý rằng, tần số xung Clock không ảnh hưởng gì đến độ phân giải. Độ phân giải của kỹ thuật này chỉ bị giới hạn bởi chất lượng mạch và không phụ thuộc vào độ phi tuyến của bộ AD: Do đó đầu ra của bộ tích phân có thể nhảy cấp tự do mà không sợ phát sinh mã lỗi ở đầu ra. Vì vậy mà độ phân giải tốt rất dễ đạt được và có thể thay đổi bằng cách chỉnh kích thước của vòng đếm và tần số xung Clock. Tần số thấp là nhược điểm duy nhất của phương pháp. Phương pháp này thường được dùng cho các đồng hồ hiện số, máy đo đa năng chỉ thị số, cảm biến nhiệt độ và những ứng dụng có yêu cầu không cao về tần số lấy mẫu. 2.6. ADC dùng biến đổi V – F (điện áp – tần số): Sơ đồ khối bộ biến đổi AD dạng V-F Hình trên cho thấy kỹ thuật này trong bộ biến đổi AD. Áp vào Analog được một bộ VF chính xác biến thành một dãy xung có tần số tỉ lệ với áp vào. Một bộ đếm sẽ đếm số xung này trong một khoãng thời gian nhất định rồi xuất số đếm cho bộ AD. Giống kỹ thuật tích phân độ dốc kép, kỹ thuật này có tần số thấp nhưng khử nhiễu tốt. Nếu thời gian Tc thấp ở mức có thể chấp nhận được thì phương pháp VF cho phép đạt được độ phân giải cao với tín hiệu thay đổi chậm với giá thành hạ. Ưu điểm của phương pháp này là có khả năng điều khiển từ xa trong môi trường ồn. Có thể làm một bộ VF như một hàm truyền dữ liệu từ xa dưới dạng số đến trạm kiểm soát, tại đây có bộ xử lý (tiếp nhận + bộ đếm + xuất dữ liệu). Điều này tránh được việc truyền tín hiệu Analog qua môi trường nhiễu có khả năng làm xấu tín hiệu. Việc truyền bằng tín hiệu VF cũng có khả năng triệt nhiễu bằng cách tạo sự cách ly giữa bộ biến đổi với thiết bị cảm biến, một yêu cầu quan trọng trong các trạm kiểm soát và điều khiển các hệ thống điện cao áp. Thực tế, kỹ thuật này phụ thuộc vào các vi mạch VFC thông dụng, rẻ tiền, có chất lượng tốt (tuyến tính và ổn định). 2.7. ADC song song: Sơ đồ nguyên lý bộ chuyển đổi AD theo phương pháp song song. Được dùng trong kỹ thuật cần biến đổi AD tốc độ cao, như kỹ thuật Video, kỹ thuật Radar, dao động ký số. Trong kỹ thuật này,tín hiệu vào được so sánh ngay lập tức với tất cả các mức ngưỡng bằng cách dùng nhiều bộ so sánh. Việc lượng tử hóa do vậy thực hiện hoàn tất trong cùng một lúc. Bộ giải mã nhanh lập tức đổi các tín hiệu so sánh được tới đầu ra.   ADC dùng phương pháp này có tần số lấy nẫu phụ thuộc vào tốc độ (thời gian trễ) của các bộ so sánh. Thông thuờng vi mạch so sánh có thời gian trễ trong khoảng 10-12ns, vì vậy trên lý thuyết, tần số lấy mẫu của ADC có độ phân giải 8 Bits cần tới 2^8 – 1=255 bộ so sánh, do vậy kích  thước vi mạch sẽ rất lớn. B – BIẾN ĐỔI SỐ - TƯƠNG TỰ (DAC): Biến đổi DA thường là giai đoạn cuối của một hệ thống xử lý số: sau khi tín hiệu tương tự ở đầu vào được mạch ADC biến đổi sang dạng số, nó được xử lý, lưu trữ dưới dạng số bởi hệ xử lý trung tâm rồi kết quả xử lý sẽ được đưa đến mạch DAC để xuất ra dữ liệu dạng tương tự. Mạch DAC nhận ở đầu vào một giá trị số nhị phân tự nhiên và xuất ra ở ngõ ra một điện áp dạng tương tự có giá trị tỉ lệ với giá trị ngõ vào. 1. Quan hệ vào-ra: Biến đổi DA có tính chất tỉ lệ. Tín hiệu vào Digital N được biến đổi thành một điện áp (hoặc dòng điện) có giá trị Q (phụ thuộc vào tín hiệu tham chiếu Vref ) bằng cách so sánh giá trị ở đầu vào với giá trị đầy thang của đầu vào. Bất kì một sai số tín hiệu Vref nào cũng sẽ dẫn tới sai số mức ra, vì vậy người ta cố gắng cho Vref càng ổn định càng tốt. Thông thường, ở các bộ biến đổi DAC thương mại, ngõ ra sẽ xuất hiện dòng điện, vì vậy ta phải mắc them một biến đổi dòng thành áp có thể nhận được điện áp ra. 2 – Đầu vào bộ DAC: Đa số các bộ DAC có đầu vào 8 bits, 10bits, 12 bits, 16 bits…Đầu vào các bộ DAC thường là các mã nhị phân tự nhiên hoặc có dấu. Nếu mã đầu vào có dấu thì tín hiệu tham chiếu Vref phải là tín hiệu lưỡng cực. Bộ DAC sẽ liên tục biến đổi số ở ngõ vào thành giá trị tương tự ở ngõ ra, thời gian cho một lần biến đổi như vậy tuỳ theo bộ DAC. Vì vậy để đảm bảo chính xác, người ta mắc them ở ngõ vào bộ DAC một mạch chốt dữ liệu để tránh hiện tượng bộ DAC xuất ra tín hiệu không xác định trong khoảng thời gian tự do giữa hai lần cập nhật dữ liệu ở ngõ vào. 3 – Đầu ra bộ DAC: Tuỳ theo công nghệ chế tạo mà đầu ra của bộ DAC có thể là dòng hoặc áp. 4 – Tín hiệu điều khiển: Hầu hết các bộ DAC đều không cần tín hiệu điều khiển. PHAÀN II: TÍNH TOAÙN THIEÁT KEÁ ADC Yêu cầu của đề tài: 1.Nguyên lý ADC đếm- xây dựng cấu trúc khối thực hiện việc đếm từ trạng thái ban đầu Z=0. 2.Thiết lập mạch nguyên lý với số kết quả Zx thể hiện ở mã nhị phân 8 bit,Ux là điện áp 1 chiều ≤ +16V. Có mạch báo dấu Ux; nguồn điện áp tham chiếu Uref = 16V, R nguồn = 0.02V ; Các số liệu khác tự chọn. Với yêu cầu trên có nhiều phương pháp thực hiện như đã nêu trong phần lý thuyết trước. Ngoài ra có thể thực hiện bằng phương pháp sử dụng vi điều khiển,lập trình để điều khiển việc đếm (sử dụng ADC 0804,ADC0808,ADC 0809)… Tuy nhiên,để phù hợp và củng cố kiến thức trong môn học Kỹ thuật mạch 2 nhóm chúng em sử dụng phương pháp ADC đếm,1 phương pháp khá phổ biến trong các kỹ thuật ADC. 1. Cấu trúc khối và sơ đồ mạch nguyên lý ADC đếm: 1.1 Cấu trúc khối: Để thực hiện đề tài trên,chúng em sử dụng phương pháp ADC đếm với 8 bit ngõ ra,thể hiện ở dạng mã nhị phân: Clock Khối so sánh Bộ đếm thuận DAC Chốt Bộ giải mã Xung xóa CL Bộ chỉ thị Ux Uss Udac AND Z Zx Hình 1.1: Cấu trúc khối ADC đếm từ trạng thái ban đầu Z=0. Uz (ra DAC) DAC ULSB 2ULSB 3ULSB KxULSB T0 t Tx = Kx .T0 0 0 0 … 01 0 0 … 1 0 0 0 … 1 1 . . . . . . 1 0…01 = Zx Mô tả nguyên lý ADC đếm bằng đồ thị . CL Z3 (Q3) Z2 (Q2) Z1 (Q1) Z0 (Q0) N t t t t t t Hình 1.2: Biểu đồ thời gian của mạch. So với các phương pháp khác của ADC,phương pháp đếm có cấu trúc khối cơ bản khá giống với các sơ đồ khác,chỉ khác ở đây,bộ nhớ được thay bằng bộ đếm. Vì vậy,có thể đơn giản đáng kể đơn vị khảo sát. Phương pháp đếm gồm 2 loại: + Đếm bám từ trạng thái ban đầu Z=0. + Đếm bám từ 2 phía. Cấu trúc khối nêu trên hình 1.1 là phương pháp đếm từ trạng thái ban đầu Z=0. Đây là sơ đồ để thực hiện vẽ mạch nguyên lý,giải quyết yêu cầu cuả đề bài . Trong cấu trúc khối trên,ta thấy có từng khối chức năng riêng biệt,bao gồm : + Bộ so sánh. + Bộ tạo xung Clock. + Bộ chuyển đổi DAC. + Bộ chốt và giải mã. Ngoài ra, giữa bộ đếm và bộ chuyển đổi DAC cần có 1 bộ đệm để nâng áp,so sánh với bộ DAC. Theo yêu cầu của đề bài trong mạch nguyên lý còn có mạch báo dấu điện áp vào Ux, mạch báo dấu là mạch so sánh dùng IC khuếch đại thuật toán. Hoạt động của mạch: lúc đầu mạch đếm được Reset, bộ đếm xoá về 0, do đó điện áp ra UDAC của DAC là 0V. Cổng AND mở để cho các xung nhịp vào mạch đếm. Lúc này điện áp vào Ux lớn hơn UDAC nên Uss ở trị thấp. UDAC tăng dần theo hình bậc thang vì mạch đếm liên tục đổi trạng thái từ thấp lên cao, khi UDAC đủ lớn hơn Ux thì Uss chuyển lên cao làm cho cổng AND đóng lại. Lúc này nội dung bộ đếm là tín hiệu số n bít tương ứng với tín hiệu tương tự Ux cần chuyển đổi. Thời gian biến đổi như sau: Tx max =(2n -1)T0 : thời gian biến đổi Tx = KxT0 Số bước cần làm : Kx =Ux / ULSB Mã hóa : (Kx )10 =(Zx )2 = (Zx)BCD8421. Như vậy thời gian chuyển đổi của ADC kiểu đếm phụ thuộc vào độ lớn của tín hiệu tương tự Ux và tần số xung nhịp. Nếu Ux càng lớn thì thời gian chuyển đổi càng dài, nếu xung nhịp cao thì thời gian chuyển đổi ngắn. Ngoài ra ADC kiểu đếm còn có một đặc điểm là thời gian chuyển đổi của mạch sẽ hạn chế tần số biến thiên cao nhất của tín hiệu tương tự đầu vào Ux. 1.2. Sơ đồ mạch nguyên lý: a. Sơ đồ mạch điện nguyên lý cụ thể như sau: Hình 1.3: Mạch nguyên lý ADC đếm 8 bit từ trạng thái Z=0. Mạch điện gồm các linh kiện chính: IC 74LS 93 , IC 4093, IC 7007, IC khuếch đại thuật toán, IC 7400,ngoài ra còn các linh kiện thụ động điện trở,tụ điện,LED,… b. Nguyên lý hoạt động: Tín hiệu vào Ux được đi qua đồng thời mạch báo dấu và bộ so sánh. Mạch báo dấu dùng để so sánh Ux và GND .Ux>0v cho LED sáng. Mạch so sánh có nhiệm vụ so sánh mức điện áp một chiều Ux với các mức điện áp từ bộ DAC mạng điện trở R-2R đưa tín hiệu đã được so sánh tới 7400 rồi đưa tới IC7493 giải mã thành các ma nhị phân tương ướng với mức điện áp được so sánh. 2. Nhiệm vụ,chức năng các khối trong sơ đồ mạch nguyên lý: 2.1.Khối so sánh: Mạch so sánh sử dụng IC khuếch đại thuật toán. Điện áp ngõ vào được đưa vào so sánh với điện áp ra từ bộ DAC. Quá trình so sánh diễn ra đến khi điện áp ngõ ra DAC bằng điện áp Ux thì bộ đếm ngừng. IC khuếch đại thuật toán là mạch khuếch đại so sánh có ngõ In+ (chân 3) nhận điện áp vào tương tự Ux, còn ngõ In- (chân 2) thì nối với điện áp ngõ ra DAC. Tuỳ thuộc điện áp của chân 2 so với điện áp vào Ux (chân 3),IC có điện áp ra(chân 6) ở mức High (cao) hay mức Low (thấp)  để làm tín hiệu xung đếm kết hợp với xung CLOCK từ mạch tạo xung điều khiển qua cổng NAND để điều khiển bộ đếm 74HC93. 2.2. Khối tạo xung Clock: Để tạo xung CLOCK(CLK) cho các mạch ADC,có nhiều phương pháp như: sử dụng bộ tạo dao dộng thạch anh, mạch tạo dao động dùng IC 555,mạch tạo xung dùng IC 4093… Trong phạm vi bài tập này,nhóm chọn mạch tạo dao động dùng IC 4093,đây là IC gồm 4 cổng NAND. Sở dĩ nhóm chọn IC 4093 vì mạch tạo xung CLK từ các cổng logic là đơn giản nhất. Tuy nhiên mạch tạo xung này có nhược điểm không thay đổi được độ rộng xung như mạch LM555 . Khảo sát IC 4093: đây là IC gồm 4 cổng NAND 2 ngõ vào,dùng để tạo dao động bất ổn. Sơ đồ chân: Sơ đồ logic cho mỗi cổng: Mạch tạo dao động được minh họa như sau: Tần số CLK của mạch tạo dao động trên tính theo công thức: f= 1/ (R.C) trong mạch nguyên lý đã cho R= 1M, C= 0.01 µF nên suy ra f=100Hz T0 = 1/100= 0.01s=10ms. Tx max =(2n -1)T0 =(256-1)× 0.01=2.55s Đối với mỗi điện áp vào Ux ta sẽ có thời gian biến đổi: => Tx = (Ux / ULSB )T0=KxT0 Với Kx= Ux / ULSB , ULSB= U0= Uref÷(2n-1)= 16÷27=0.125V. Giá trị Kx chính là giá trị mã hóa sang nhị phân dưới dạng nhị phân hoặc BCD 8421. Xung CLK sau khi được tạo ra từ chân 3 của IC 4093 được đưa tới cổng NAND,sau đó đưa tới chân CLK của bộ đếm 7493. Cổng NAND là IC 74HC00 gồm 4 cổng NAND 2 ngõ vào, sơ đồ logic : Các chân 1,4,9,12(từ 1A đến 4A) và các chân 2,5,10,13,(từ 1B đến 4B) là các chân ngõ vào logic,các chân 3,6,8,11 (từ 1Y đến 4Y là các ngõ ra logic. 2.3. Khối đếm thuận: Bộ đếm thuận sử dụng 2 IC 74HC93. IC 74HC93 là bộ đếm nhị phân 4 bit, nhận tín hiệu xung CLK từ bộ tạo xung 4093 tại chân 14 và đưa tín hiệu ngõ ra tại các chân QA, QB, QC, QD tương ứng là các chân 12, 9, 8, 11. Chân số 1 của IC là chân ClockB chân này được nối với ngõ ra QA số 12 để đưa tín hiệu xung sang bộ đệm 7407. Các chân số 2, 3 của IC là các chân R0 là cổng tín hiệu reset của IC,ở trạng thái bình thường các chân này được đặt ở mức thấp. Trong quá trình đếm nếu muốn đặt trạng thái đếm trở về ban đầu chỉ việc đưa 2 chân này ở mức cao. Trong mạch nguyên lý sử dụng cách RESET như sau: khi mới mở điện, tụ chưa nạp điện nên ngõ xoá ở mức cao để xoá các mạch đếm, sau thời gian ngắn (vài us), tụ nạp gần đủ điện khiến ngõ xoá xuống mức thấp cho phép các mạch đếm đếm lên, mỗi khi cần xoá mạch thì ấn nút để đưa ngõ xoá lên mức cao trong chốc lát. Sơ đồ chân và sơ đồ logic như sau: Vì yêu cầu của đề bài là bộ đếm 8 bit nên trong mạch nguyên lý của bài tập dùng 2 IC 74HC93,nguyên lý làm việc như sau: khi mạch đếm 7493 thứ 1 đã đếm đầy tức là đạt đến số đếm lớn nhất, thì nếu có thêm một xung vào nữa mạch đếm sẽ tự động reset về 0 tức ngõ ra QD của nó sẽ từ mức logic cao xuống mức logic thấp tạo cạnh xuống đến ngõ vào CLKA của mạch đếm 7493 thứ 2 làm ngõ ra của mạch đếm này là ở mức tích cực cao. Số đếm lúc bây giờ của 2 mạch  đếm được tăng lên 1 đơn vị. Tín hiệu sau khi đi ra từ bộ đếm qua bộ đệm để đưa vào DAC,chuyển đổi thành tín hiệu tương tự. 2.4. Khối đệm: Tín hiệu ra từ bộ đếm là tín hiệu số,có 2 mức trạng thái :mức logic cao(trạng thái +5V) và mức logic thấp(trạng thái 0V). Trong khi đó,đầu vào của bộ DAC có mức điện áp Uref = 16V,do đó để cân bằng điện áp giữa bộ đếm nhị phân và bộ chuyển đổi DAC,cần mắc thêm bộ đệm điện áp giữa 2 khối này. Trong mạch nguyên lý của bài tập,nhóm em chọn IC SN 7407. Đây là IC có 6 bộ đệm với điện áp ngõ ra cực collector mở. Các TTL đệm(điều khiển) trong mạch có đặc trưng : cho điện áp cao ở ngõ ra đối với các mạch ở mức cao(chẳng hạn như các mạch MOS) hoặc điều khiển các tải dòng cao(chẳng hạn như các bóng đèn hoặc Rơle) và cũng được đặc trưng cho bộ đệm ngõ vào các TTL. SN7047 có điện áp cung cấp Vcc=7V,điện áp ngõ vào Vi= 5.5V, điện áp ngõ ra tối đa Vo= 30V , có dòng ra nhỏ nhất là 40ms và sử dụng bảng chức năng Boolean Y=A ở mức logic dương. Sơ đồ chân: Sơ đồ logic cho mỗi bộ đệm(điều khiển): Sơ đồ mạch cho mỗi bộ đệm(điều khiển): Trong sơ đồ nguyên lý điện áp từ ngõ ra output Y được nối tới bộ DAC với Uref = +16V. Trước khi nối tới bộ DAC, điên áp được kéo lên thông qua trở 1KOhm. 2.5. Bộ chuyển đổi DAC: Trong bất kỳ 1 bộ biến đổi ADC nào đều có 1 bộ DAC có nhiệm vụ biến đổi ngược tín hiệu số thành tín hiệu tương tự để so sánh với tín hiệu tương tự của ngõ vào. Có khá nhiều phương pháp chuyển đổi số -tương tự,tất cả đều dựa trên lý thuyết chung đã nêu trong phần trước. Trong khuôn khổ nội dung bài tập này,chúng em chỉ khảo sát phương pháp chuyển đổi DAC dùng thang điện trở, cách cấu tạo,nguyên lý hoạt động, đồng thời đánh giá sai số của phương pháp. DAC dùng thang điện trở trong nguồn dòng điện được tạo ra bởi nguồn điện áp Uref .Các điện trở làm nhiệm vụ phân dòng.Vì điện trở nhánh ngang bằng ½ nhánh dọc , nên dòng điện khi qua mỗi khâu điện trở thì giảm đi ½ .Dòng điện ứng với LSB đi qua (N-1) khâu điện trở,dòng điện ứng với bit có nghĩa lớn hơn đi qua (N-2) khâu ... và dòng điện ứng với MSB được đưa trực tiếp đến đầu vào bộ khuếch đại thuật toán (I0).Kết quả là các dòng điện ở cửa vào bộ khuyếch đại thuật toán có giá trị tương đương với bit mà nó đại diện.Chúng có trị số giảm dần từ MSB đến LSB theo mã nhị phân Điều kiện hoạt động của DAC thang điện trở (R-2R): 2.5.1.Mạng điệ n trở R-2R thực hiện chia đôi điện áp liên tiếp điện áp Uref Uref=27*U0 Với điện áp Uref =16v ta sẽ có U0 =16/(27)=0.125(v) 2.5.2.Đảm bảo được dòng : I7 =2I6 hay I7=27I0 I0=Uref/(28 R) I0=16/(28 R)=6.25mA 2.5.3.Sai số dòng và áp cho phép: Đảm bảo sai số về dòng tránh xảy ra lỗi bit: I0>0.0125mA Sai số hệ thống trong trường hợp nguồn không lý tưởng: trong bất kỳ 1 bộ DAC nào đều có sai số do nguồn Uref gây ra,lí do là nguồn ko lý tưởng,luôn có 1 điện trở Rng khác 0. Điện trở này gây ra sụt áp Uref trước khi được cung cấp cho bộ DAC : rUref =Rng *(28 -1)*I0 , Trong bài tập này, Rng có giá trị 0.02V do đó sai số