Đề tài Xây dựng hệ thống báo động qua đường dây điện thoại

tích hợp thu phát kèm với bộ lọc thoại (Call Progress). Nó được sản xuất theo công nghệ CMOS với mức tiêu thụ công suất thấp và độ chính xác cao. Phần thu của thiết bị dựa trên tiêu chuẩn công nghệ của MT8870 trong khi phần phát dùng một bộ biến đổi D/A cho ra tín hiệu DTMF với độ nhiễu thấp và độ chính xác cao. Bộ đếm bên trong hình thành chế độ Burst Mode nhờ đó mà các tone phát ra với thời hằng chính xác.Bộ lọc Call Progress cho phép bộ vi xử lý các tone trạng thái đường dây. MT8880 dùng một vi mạch bên ngoài của Intel, điều này cho phép thiết bị có thể kết nối tới một số vi mạch điều khiển với cổng logic rất nhỏ bên ngoài. Chức năng các chân. Chân 1 (IN+): ngõ vào không đảo Chân 2 (IN-): ngõ vào đảo Chân 3 (GS): chọn độ lợi cho bộ khuếch đại Op-amp. Chân 4 (Vref): đầu ra điện áp tĩnh VDD/2 dùng cân bằng tĩnh ở đầu vào. Chân 5 (VSS): điện áp âm cung cấp. Chân 6 (OSC1): đầu vào bộ dao động thạch anh. Nối 1 điện trở 4.7M xuống mass nếu dùng bộ dao động thạch anh. Chân 7 (OSC2): ngõ vào bộ dao động. thạch anh 3.579545 MHz được nối giữa OSC1 và OSC2 tạo thành mạch dao động bên trong. Chân 8 (TONE): ngõ ra của bộ phát DTMF. Chân 9 (): chân để CPU điều khiển việc viết data. Chân 10 (): ngõ vào chân chọn chip. Hoạt động ở mức thấp. Chân 11 (RS0): ngõ vào chân chọn thanh ghi. Chân 12 (): chân để CPU điều khiển việc đọc data. Chân 13 (/CP): ngõ ra CP/đề nghị ngắt. Trong chế độ ngắt, ngõ ra chân này sẽ ở mức thấp khi một tone burst hợp lệ được phát hay nhận. Trong chế độ CP, ngõ ra chân này sẽ là một tín hiệu xung vuông thể hiện tín hiệu ngõ vào. Ngõ vào tín hiệu phải nằm trong giới hạn băng thông của bộ lọc CP. Chân 14 đến 17 (D0-D3): bus dữ liệu, được nối với vi điều khiển. Chân 18 (ESt): ngõ ra mạch steering. Cho mức logic cao khi phát hiện một cặp tone hợp lệ. bất kì tín hiệu nào không hợp lệ cũng cho ra logic thấp. Chân 19 (St/GT): Steering input/guard time output (2 chiều). Một mức điện áp lớn hơn VTSt xuất hiện tại chân St làm cho thiết bị ghi nhận cặp tone và ngõ ra được chốt. mức điện áp thấp hơn VTSt giải phóng để thiết bị thu nhận một cặp tone mới. Ngõ ra GT làm nhiệm vụ reset mạch định thì bên ngoài; trạng thái của nó là hàm của Est và điện áp trên chân St. Chân 20 (VDD): nguồn dương. II. MÔ TẢ CHỨC NĂNG. IC thu phát DTMF MT8880 bao gồm bộ thu DTMF chất lượng cao kèm với bộ khuếch đại và bộ tạo DTMF sử dụng Burst Counter giúp cho việc tổng hợp đóng ngắt tone chính xác.Chế độ Call Progress có thể phát hiện các tần số nằm trong giải thông thoại. Các IC vi điều khiển như 8080, 80C31/51 và 8085 được truy cập tới thanh ghi bên trong của IC MT8880. III. HÌNH DẠNG NGÕ VÀO. Ngõ vào của IC MT8880 cung cấp một bộ khuếch đại vi sai như một ngõ vào VRef để điều chỉnh điện áp đầu vào tại chân VDD/2. Chân GS nối ngõ ra của bộ khuếch đại với một điện trở hồi tiếp để điều chỉnh độ lợi. IV. PHẦN THU. Hai bộ lọc băng thông bậc 6 giúp tách các tone trong nhóm tone low và high của tín hiệu DTMF. Đầu ra của mỗi bộ lọc thu điện dung giúp nén tín hiệu trước khi qua điện trở hạn biên. Việc hạn biên được thực hiện bởi bộ so sánh có kèm theo bộ trễ để tránh chọn nhầm tín hiệu ở mức thấp không mong muốn. Ngõ ra của bộ so sánh cho ta các dao động có mức logic tại tần số DTMF thu được. Tiếp theo phần lọc là bộ giải mã sử dụng kĩ thuật đếm số để kiểm tra tần số các tone thu được và đảm bảo chúng tương ứng với các tần số DTMF. Một kỉ thuật lấy trung bình phức giúp loại trừ các tone giả tạo thành do tiếng nói trong khi vẫn đảm bảo một khoảng biến đổi cho tần số bị lệch hay thay đổi nhỏ. Kĩ thuật này phát triển để đảm bảo chắc chắn một điều kiện tốt nhất để kết hợp tín hiệu mà không chịu ảnh hưởng của những tần số không mong muốn và nhiễu. Khi bộ phận kiểm tra nhận được hai tone đúng thì đầu ra “Early Steering” sẽ lên mức Active. Khi không nhận được tín hiệu tone thì Est sẽ ở mức Inative. V. MẠCH STEERING. Trước khi thu nhận một cặp tone đã giải mã, bộ thu phải kiểm tra xem thời hằng của tín hiệu đó có đúng không. Việc kiểm tra này được thực hiện bởi một bộ RC mắc ở bên ngoài điều khiển bởi chân Est. Est lên mức cao thì làm cho Vc tăng lên khi xả tụ. Khi Est vẫn còn trong một thời đoạn hợp lệ, Vc tiến tới điện áp ngưỡng của logic Steering để nhận một cặp tone và chốt 4 mã tương ứng với nó vào thanh ghi Receive Data Register. Lúc này đầu ra của GT được kích hoạt và đẩy Vc lên VDD. GT tiếp tục được đẩy lên mức cao trong khi Est vẫn giữ ở mức cao. Cuối cùng, sau một khoảng thời gian ngắn cho phép chốt Data xong thì cờ của mạch Steering lên mức high báo hiệu cặp tone thu đã được lưu vào thanh ghi. trạng thái cờ Steering có thể được giám soát bằng cách kiểm tra các bit tương ứng trong thanh ghi trạng thái. Nếu như khối ngắt được chọn, thì chân IRQ/CP sẽ ở mức thấp khi cờ Steering được kích hoạt. Nội dung của ngõ ra được cập nhật khi mạch Steering chuyển trạng thái hoạt động. Dữ liệu này được đưa ra 4 bit trên Data bus 2 chiều khi thanh ghi Receive Data được đọc. mạch Steering hoạt động theo chiều ngược lại để kiêm tra khoảng dừng giữa hai tín hiệu.Vì vậy, bộ thu vừa bỏ qua tín hiệu quá ngắn không hợp lệ vừa không chấp nhận các khoảng quá nhỏ. Chức năng này cũng như khả năng chọn thời hằng Steering bằng mạch ngoài cho phép người thiết kế điều chỉnh hoạt động cho phù hợp với các đòi hỏi khác nhau của từng ứng dụng. DIFFERENTIAL INPUT AMPLIFIER C1 = C2 = 10 nF R1 = R4 = R5 = 100 kΩ R2 = 60 kΩ, R3 = 37.5 kΩ R3 = (R2R5)/(R2 + R5) VOLTAGE GAIN (AV diff) – R5/R1 INPUT IMPEDANCE (ZIN diff) = 2 [R12 + 1/wC)2]1/2 Trên là một mạch steering cơ bản, giá trị các linh kiện được chọn như trên VI. ĐIỀU CHỈNH THỜI GIAN BẢO VỆ. Mạch Steering cơ bản như hình dưới thì phù hợp với hầu hết mọi ứng dụng. Giá trị linh kiện được chọn theo các bất đẳng thức bên dưới. tREC ≥ tDPmax + tGTPmax  tDAmin t ≤ tDPmin + tGTPmin  tDAmax t ID ≥ tDAmax + tGTAmax  tDPmin tDO ≤ tDAmin + tGTPmin  tDPmax Giá trị của tDP là một thông số của thiết bị và tREC là thời gian tín hiệu nhỏ nhất được nhận ra bởi thiết bị nhận. Giá trị của C1 là 0.1uF được dùng cho hầu hết các ứng dụng, giá trị của R1 được chọn bởi người thiết kế. Sự lắp đặt steering khác nhau có thể được chọn không phụ thuộc thời gian bảo vệ có tone hay ko có tone. Điều này có lẽ cần thiết để chỉ rõ hệ thống nơi nào cần chấp nhận và không chấp nhận giới hạn trong thời gian có tone và khoảng dừng số. điều chỉnh thời gian bảo vệ cũng cho phép người thiết kế biến đổi các thông số của hệ thống như tắt tiếng nói và giảm nhiễu. Việc tăng tREC cải thiện đặc tính talk- off khi nó giảm đến mức có thể các tone tương tự bởi khả năng duy trì tín hiệu hợp lý đủ dài để được ghi lại. liên quan giữa thời gian ngắn tREC với thời gian dài tDO có thể dành riêng cho môi trường tín hiệu quá nhiễu. VII. BỘ LỌC THOẠI (CALL PROGRESS ). Mode call progress khi được chọn thì cho phép kiểm tra các tone khác nhau thể hiện trạng thái đường dây. đầu vào của Call Progress và DTMF là chung, tuy nhiên tone Call Progress chỉ có thể được nhận ra khi ta chọn chế độ CP. Tín hiệu DTMF không thể được nhận ra nếu như dùng chế độ CP. Các tần số đưa đến đầu vào nằm trong giới hạn băng thông chấp nhận của bộ lọc, sẽ đưa qua bộ so sánh có độ lợi cao và đến chân IRQ/CP. Dạng sóng ở đầu ra tạo bởi mạch trigger có thể được phân tích bởi vi xử lý hoặc bộ đếm để xác định tính chất các tone trạng thái đường dây. Các tần số nào trong vùng loại bỏ sẽ không được kiểm tra và tín hiệu ở chân IRQ/CP sẽ ở mức thấp. VIII. BỘ PHÁT DTMF. Bộ phát DTMF dùng MT8888 có khả năng tạo ra 16 cặp DTMF chuẩn với độ sai lệch thấp và độ chính xác cao. Tất cả tần số này đều được lấy từ 1 dao động thạch anh 3,579Mhz bên ngoài. Dạng sóng sin của từng tone được tổng hợp tần số bằng cách sử dụng bộ chia hàng cột tổng hợp được và bộ biến đổi D/A. Các tone hàng cột được trộn vào và lọc cho ra 1 tín hiệu DTMF tương ứng với độ hài thấp và độ chính xác cao. Để phát 1 tín hiệu DTMF, dữ liệu tương ứng với bảng mã 1 phải được ghi vào thanh ghi Data Register. Chú ý mã phát giống như mã nhận. Các tone riêng lẻ bao gồm 2 nhóm là tone thấp và tone cao. Nhóm tần số thấp gồm các tần số 697, 770, 852, và 941 Hz. Nhóm tần số cao là 1209, 1336, 1477, 1633. theo tiêu chuẩn, tỉ lệ biên độ nhóm cao so với nhóm thấp là 2dB. Thời hằng của mỗi tone bao gồm 32 thời đoạn. Thời hằng của một tone được thay đổi bằng cách thay đổi độ dài của thời đoạn. Trong suốt quá trình hoạt động ghi vào Transmit Data Register thì 4 bit dữ liệu trên bus được chốt và được biến đổi thành 2 của 8 mã để sử dụng cho mạch chia hàng cột. Đoạn mã này chỉ rõ 1 thời đoạn mà chủ yếu quyết định tone tần số. Khi bộ chia đạt đến giá trị đếm thích hợp được quyết định bởi mã ở ngõ vào, thì 1 xung reset được phát ra và bộ đếm bắt đầu hoạt động. Thời đoạn xác định là 32, tuy nhiên bằng cách thay đổi giá trị độ dài đoạn như trên thì tần số có thể được thay đổi. Ngõ ra của bộ chia khóa các bộ đếm khác mà địa chỉ của sóng sin tìm kiếm trong ROM. IX. BURST MODE Một ứng dụng điện thoại bất kì đều đòi hỏi tín hiệu DTMF được tạo ra với một thời hằng hoặc qui định bởi ứng dụng đó hoặc bởi hệ thống hiện có. Thời hằng DTMF chuẩn có thể được tạo ra bằng cách sử dụng Burst mode. Bộ phát có khả năng tổng hợp các tone có khoảng tắc mở trong khoảng thời gian định trước. Thời gian này là 51ms ± 1ms và là chuẩn cho bộ quay số tổng đài. Sau khoảng thời gian tắc mở tone đã được phát đi, một bit tương ứng sẽ được set lên trong thanh ghi trạng thái. Thời hằng 51ms ± 1ms đóng mở tone có được khi ta chọn mode DTMF. Tuy nhiên, khi chọn mode CP thì thời hằng đóng ngắt thứ hai là 102 ± 2ms sẽ được chọn. chú ý là khi Mode CP và Mode Burst cùng được chọn thì MT8888 chỉ hoạt động ở chế độ phát thôi. Trong một ứng dụng nào đó ta cần sử dụng khoảng thời gian đóng ngắt mà không theo chuẩn thì cần dùng vòng lặp phần mềm hoặc bộ định thời bên ngoài và tắt chế độ Burst mode đi. X. TẠO TONE ĐƠN. Chế độ tạo tone đơn chỉ được dùng khi ta muốn tạo một tone nào đó trong nhóm thấp hoặc cao.chế độ này dùng để kiểm tra thiết bị DTMF, tính toán nhiễu và nó được chọn thanh ghi Control Progress B. XI. MẠCH CLOCK DTMF. Mạch clock bên trong được sử dụng kết hợp với tần số chuẩn màu ti vi có tần số cộng hưởng là 3,579MHz. Một nhóm IC có thể kết nối với nhau dùng chung một dao động thạch anh. XII. BỘ GIAO TIẾP VỚI VI XỬ LÝ. IC MT8880 kết hợp với một mạch giao tiếp vi xử lý Intel. Có tổng cộng 5 thanh ghi. Thanh ghi Receive Data bao gồm mã ngõ ra của những số DTMF cuối cùng được nhận. Data đi vào chỉ được viết lên thanh ghi Transmit Data, nó sẽ quyết định cặp tone được phát đi. Thanh ghi điều khiển thu phát bao gồm 2 thanh ghi điều khiển CRA và CRB với cùng một địa chỉ. Muốn ghi vào thanh ghi CRB thì trước hết phải set một bit tương ứng trong thanh ghi CRA. Chu kỳ ghi kế tiếp vào cùng địa chỉ với CRA sẽ cho phép truy cập tới CRB. Và chu kỳ kế tiếp nữa sẽ trở lại với CRA. Thanh ghi trạng thái chỉ đọc đòi hỏi dòng của thu phát. Phần mềm reset phải bao gồm sự hoạt động của tất cả các chương trình để đặt giá trị ban đầu cho thanh ghi điều khiển, theo nguồn mở hoặc nguồn reset. Chân IRQ/CP có thể được lập trình để nó có thể cung cấp tín hiệu yêu cầu ngắt sau khi đã nhận xung DTMF hợp lệ hay khi bộ phát đã sẵn sàng cho dữ liệu kế tiếp.chân IRQ/CP là ngõ ra của một cực máng hở nên cần phải có một điện trở kéo bên ngoài. RS0 WR RD CHỨC NĂNG 0 0 1 GHI VÀO THANH GHI PHÁT 0 1 0 ĐỌC TỪ THANH GHI NHẬN DỮ LIỆU 1 0 1 GHI VÀO THANH GHI ĐIỀU KHIỂN 1 1 0 ĐỌC TỪ THANH GHI TRẠNG THÁI CRA (Control Register A): BIT TÊN CÁCH SỬ DỤNG B0 TONE OUTPUT Điều khiển tone ngõ ra. Tone ngõ ra ở mức cao. Bit này điều khiển tất cả các chức năng chuyển phát tone. B1 CP/ Chọn chế độ Call Progress hoặc DTMF. Mức cao thì chọn chế độ CP, mức thấp thì chọn chế độ DTMF. Trong chế độ DTMF thiết bị có khả năng nhận và phát tín hiệu DTMF. Trong chế độ CP, một tín hiệu sóng vuông sẽ xuất hiện ở ngõ ra chân /CP nếu chân này được cho phép. B2 IRQ Cho phép ngắt. mức logic cao thì cho phép thực hiện chức năng ngắt. khi chân IRQ được cho phép và chế độ DTMF được chọn, ngõ ra chân này sẽ đi đến mức thấp khi 1 tín hiệu DTMF hợp lệ được nhận trong 1 khoảng thời gian bảo vệ hợp lệ, hoặc phần phát sẵn sàng cho dữ liệu kế tiếp. B3 REGISTERE SELECT Chọn thanh ghi. Mức logic cao được chọn điều khiển thanh ghi B cho chu kì ghi kế tiếp để điều khiển thanh ghi. Sau khi ghi vào thanh ghi B, chu kì ghi kế tiếp sẽ ghi trực tiếp vào thanh ghi A. CRB (control register B): BIT TÊN CÁCH SỬ DỤNG B0 Chọn Burst Mode. Burst mode hoạt động ở mức thấp. Khi hoạt động, các mã số thay thế cho tín hiệu DTMF có thể được ghi vào thanh ghi phát, đó là kết quả của tín hiệu DTMF gồm tone burst và pause. Sau khoảng dừng, thanh ghi trạng thái sẽ được cập nhật, và một quá trình ngắt sẽ diễn ra nếu chế độ ngắt được cho phép. Khi chế độ CP được cho phép, tổng thời gian tone burst và pause bình thường từ 51ms đến 102ms. Khi bit này ở mức cao, thời gian phát tone burst được quyết định bởi bit TOUT. B1 TEST Điều khiển Test mode. Chế độ này được cho phép ở mức cao. Khi bit này được cho phép và chế độ DTMF được chọn, tín hiệu xuất hiện trên chân 13 sẽ tương tự như trạng thái của bit DELAYED STEERING của thanh ghi trạng thái. B2 S/ Mức logic cao cho ngõ ra tone đơn; mức logic thấp cho ngõ ra là cặp tone. B3 C/ Chọn tone hàng hay cột. chức năng này được dùng kết hợp với bit S/ Thanh ghi trạng thái: BIT TÊN CỜ TRẠNG THÁI LẬP CỜ TRẠNG THÁI XOÁ B0 IQR Ngắt xuất hiện. B1 hoặc B2 đã được lập. Ngắt chưa kích hoạt. Bị xóa sau khi thanh ghi trạng thái đã được đọc. B1 THANH GHI DỮ LIỆU PHÁT RỖNG (CHỈ TRONG BURST MODE) Thời hằng ngắt tone đã kết thúc và bộ phát đang chờ dữ liệu kế tiếp. Bị xóa sau khi thanh ghi trạng thái được đọc hay khi chọn None_Burst Mode. B2 THANH GHI DỮ LIỆU THU ĐẦY Dữ liệu hợp lệ đang nằm trong thanh ghi dữ liệu thu. Bị xóa sau khi thanh trạng thái được đọc. B3 DELAY STEERING Được lập khi phát hiện thấy sự không xuất hiện không hợp lệ của tín hiệu DTMF. Bị xóa sau khi phát hiện một tín hiệu DTMF hợp lệ. + QUAÙ TRÌNH GHI VAØ ÑOÏC CAÙC THANH GHI : Baét ñaàu vôùi CS=1 , quaù trình ghi döõ lieäu trong thanh ghi thoâng qua caùc böôùc sau: Chuyeån bus döõ lieäu (cuûa VXL) ôû cheá ñoä xuaát . Ñöa döõ lieäu ra bus Thieát laäp cho bit RS0, RS0=1 :ghi döõ lieäu , = 0 ghi leänh Xoaù bit R/W , thoâng baùo cho vieäc ghi döõ lieäu . Xoaù bit CS , tích cöïc chip . Set bit CS , ngöng quaù trình ghi döõ lieäu , ngöng choïn chip . Töông töï cho quaù trình ñoïc thanh ghi , baét ñaàu vôùi CS=1 : Chuyeån bus döõ lieäu sang cheá ñoä nhaäp . Set bit R/W , thoâng baùo cho vieäc ñoïc döõ lieäu Thieát laäp bit RS0 , RS0=1 : ñoïc döõ lieäu , =0 : ñoïc traïng thaùi . Xoaù bit CS, tích cöïc MT8880 Ñoïc döõ lieäu treân bus Set bit CS , ngöng quaù trình ñoïc döõ lieäu , ngöng choïn chip . + QUAÙ TRÌNH THU , PHAÙT DTMF : Ñeå phaùt di moät caëp tone , caàn phaûi kieåm tra xem tone tröôùc ñoù ñaõ ñöôïc phaùt xong chöa , ñieàu naøy thöïc hieän ñöôïc baèng caùch ñoïc bit b1 cuûa thanh ghi traïng thaùi , neáu bit naøy ñöôïc set leân 1 -> thanh ghi döõ lieäu phaùt saün saøng cho vieäc phaùt caëp tone keá tieáp. Vieäc thu tín hieäu DTMF cuõng töông töï , tröôùc tieân kieåm tra bit b2 cuûa thanh ghi traïng thaùi , neáu bit naøy ñöôïc set , töùc laø thanh ghi döõ lieäu thu ñaõ ñaày , VXL coù theå ñoïc ñöôïc maõ töø thanh ghi naøy . CHƯƠNG III: KHẢO SÁT ISD1400 SERIES I. GIỚI THIỆU CHUNG. Series ISD 1400 là seri chip đơn thu phát tiếng nói trong khoảng thời gian từ 16 đến 20s. Loại này thích hợp cho việc lưu trữ những thông điệp ngắn. Nó thì sử dụng công nghệ CMOS bên trong bao gồm 1 bộ dao động trên chip, micro tiền khuyếch đại, khối tự động điều chỉnh độ lợi, bộ lọc bảo vệ sự chồng quang phổ(khi trải phổ), bộ lọc nhẵn(bộ lọc ổn định), loa khuyếch đại âm thanh, vài phần bị động khác, 2 nút nhấn và 1 nguồn công suất. Những âm thanh đã thu thì được lưu cố định vào ô nhớ với công suất lưu trữ bằng 0. Tín hiệu tiếng nói âm thanh thì được lưu trữ trực tiếp vào ô nhớ một cách tự nhiên và cung cấp khả năng tái tạo lại âm thanh rất thực và chất lượng cao. II. ĐẶC ĐIỂM. Dễ sử dụng. Âm thanh và tiếng nói thì được tái tạo lại với chất lượng cao và rất thực. Chế độ phát có thể là tích cực cạnh hoặc tích cực mức áp logic. Lưu trữ được 16 và 20 giây. Chế độ tự động nguồn thấp: để tiết kiệm công suất tiêu thụ khi IC ở trạng thái nghĩ. Điển hình dòng là 0.5 µA. Công suất lưu trữ thông điệp bằng 0. Có thể đánh dấu vùng địa chỉ để điều khiển nhiều lọai thông điệp. Thông điệp được lưu trữ lâu trong IC mà không cần nguồn nuôi.Và ghi âm được nhiều lần. Có nguồn xung clock bên trong IC. Sử dụng nguồn đơn 5V. III. GIẢI THÍCH CHI TIẾT. 1.Chất lượng thọai/âm thanh. Seri ISD 1400 bao gồm những thiết bị cung cấp tần số lấy mẫu 6.4 và 8.0 Khz, cho phép người sử dụng lựa chọn chất lượng thọai. Những mẫu thọai thì được lưu trữ trực tiếp không bị mất vào ô nhớ bên trong chip mà không cần đến sự kết hợp của việc số hóa và nén dữ liệu với những môi trường khác nhau. Việc lưu trữ tín hiệu trực tiếp tín hiệu analog thì cung cấp độ chính xác và tạo sự trung thực trong việc tái tạo lại tiếng nói,music, âm thanh và các hiệu ứng âm thanh mà nó không có giá trị trong trạng thái môi trường số. 2. EEPROM lưu trữ. Một trong những lợi ích của ISD là sử dụng bộ nhớ không bị thay đổi bên trong, trong điều kiện công suất lưu trữ mẫu thông điệp bằng 0. Mẫu thông điệp tồn tại được trên chip với thời gian dài mà không cần đến nguồn cấp.Thêm vào đó, thiết bị có thể ghi âm nhiều lần điển hình trên 100000 lần. 3. Họat động cơ bản. Seri ISD 1400 được điều khiển bằng 1 tín hiệu ghi âm từ nút nhấn REC và 2 nút nhấn điều khiển tín hiệu phát âm là: PLAYE ( phát âm bằng tích cực cạnh), PLAYL (phát âm tích cực mức áp logic). Các thành phần của ISD 1400 mang cấu hình đơn giản cho những thiết kế trong ứng dụng ở những thông điệp ngắn. Việc sử dụng đường địa chỉ sẽ cho phép những ứng dụng thông điệp đa dạng. 4. Kiểu tự động nguồn thấp. Tại thời điểm kết thúc cùa chu kỳ phát âm hoặc thu seri ISD 1400 tự động trở về phương án nguồn dự phòng công suất thấp, tiêu biểu là 0.5µA. Trong suốt chu kỳ phát âm hoặc ghi âm phương án công suất thấp được thiết lập khi đến cuối cùng của thông điệp hoặc sau khi chân REC là mức cao. 5. Địa chỉ (tùy chọn). Dãy ô nhớ bên trong chip được chia thành 160 đọan có thể truy cập đựơc. Việc định địa chỉ ô nhớ được quyết định bởi các chân địa chỉ từ A0 đến A7. IV. DIỄN TẢ CHÂN. 1. Điện áp vào: (VCCA,VCCD, VSSA,VSSD). Những mạch tương tự và số bên trong chip thì sử dụng những đường bus nguồn và mas ngăn cách nhau để giảm thiểu nhiễu xảy ra trong chip. Những bus nguồn này được lấy từ những chân ngăn cách bên ngòai trên vỏ của chip và nên tránh sự tiếp xúc xảy ra bằng việc đóng ngắt nguồn. 2. REC(ghi âm). Đầu vào REC tích cực mức thấp để ghi tín hiệu.Trong suốt quá trình ghi âm tín hiệu vào chân REC phải được giữ ở mức thấp. Việc giữ chân REC thì không quyết định kiểu phát âm là tích cực cạnh hay là tích cực mức áp logic. Nếu chân REC bị kéo xuống mức thấp trong lúc đang phát âm thì quá trình phát sẽ dừng ngay tức khắc và quá trình ghi âm được bắt đầu. Một chu kỳ ghi âm được coi là hòan tất khi chân REC bị kéo lên mức cao hoặc không gian bộ nhớ bị đầy. Báo hiệu cuối cùng của thông điệp(EOM) được tạo trong quá trình ghi âm, sẽ cho phép các thiết bị dùng để phát âm dừng làm việc 1 cách hợp lý. Khi chân REC ở mức cao thì giải pháp tiết kiệm công suất nguồn tự động thay thế . 3. PLAYE (Phát âm, tích cực cạnh). Khi trạng thái chuyển xuống mức thấp của tín hiệu đầu vào được dò tìm thì chu kỳ phát âm sẽ bắt đầu. Quá trình phát vẫn tiếp tục cho đến khi bắt gặp báo hiệu cuối thông điệp(EOM) hoặc cho tới giới hạn cuối cùng của bộ nhớ. Khi hòan tất chu kỳ phát âm giải pháp tiết kiệm nguồn sẽ tự động thay thế. Để chân PLAYE lên mức cao trong chu kỳ phát cũng không giới hạn được chu kỳ phát . 4. PLAYL (Phát âm ,tích cực mức). Khi tín hiệu đầu vào chuyển từ mức cao xuống mức thấp thì 1 chu kỳ phát được bắt đấu, chu kỳ phát vẫn tiếp tục cho đến khi chân PLAYL được kéo lên mức cao hoặc báo hiệu cuối thông điệp được phát hiện, hoặc đã tới giới hạn cuối cùng của bộ nhớ. Khi hòan tất quá trình trên thì giải pháp tiết kiệm nguồn tự động thay thế 5. RECLED. Chân ra RECLED thì ở mức thấp trong suốt quá trình ghi âm. Nó được sử dụng để lái 1 led để báo hiệu chu kỳ ghi âm đang được thực hiện. Thêm vào đó, chân RECLED cho xung mức thấp tại thời điểm mà báo hiệu cuối thông điệp được bắt gặp trong chu kỳ phát. 6. Mic . Microphone đầu vào của bộ tiền khuyếch đại tín hiệu. Mạch AGC trong chip dùng để điều chỉnh độ lợi trong tầm từ -15 đến 24 dB một cách tự động. 7. MIC REF. Là ngõ vào đảo của bộ tiền khuyếch đại. Nó cung cấp khả năng chống nhiễu hoặc sự suy yếu của tín hiệu đồng pha khi bộ vi sai được kết nối với micro. 8. AGC (tự động điều chỉnh độ lợi). Chân AGC tự động điều chỉnh độ lợi của bộ tiền khuyếch đại để bổ sung thêm mức độ của tín vào từ micro.Nó cho điều chỉnh lại những âm thanh nhỏ thành những âm thanh có mức độ lớn hơn để cho việc ghi âm có sự biến dạng tín hiệu là nhỏ nhất. 9. ANA OUT(ngõ xuất tương tự). Là đầu ra của bộ tiền khuyếch đại để xử dụng. Độ lợi điện áp của bộ tiền khuyếch đại được xác định bởi mức độ điện áp tại chân AGC. 10. ANA IN (ngõ vào tương tự). Chân này dùng để chuyển đổi tín hiệu đầu cho việc ghi âm, nếu ghi âm với đầu vào là micro thì chân ANA OUT nên nối với chân ANA IN qua 1 cái tụ. Việc lựa chọn giá trị của tụ sẽ làm gia tăng tần số cắt dưới của băng thông thoại . Ngòai ra dữ liệu cũng có thể đưa trực tiếp vào chân này mà không cần qua micro. 11. XCLK(ngõ vào xung clock bên ngòai). 12. SP+,SP- (đầu ra của loa). 2 chân này dùng để lái trực tiếp tín hiệu ra loa với trở kháng thấp cỡ 16Ω. Đầu ra đơn cũng có thể sử dụng, nhưng việc sử dụng đầu ra có 2 cực tính đảo ngược nhau sẽ cung cấp công suất ngõ ra cao hơn 4 lần so với việc chỉ sử dụng 1 đầu ra. 13. Những địa chỉ đầu vào (A0-A7). A6 và A7 là 2 bit MSB dùng để điều khiển. A2 và A5 thì không được sử dụng. A0,A1,A3 và A4 là những chân dùng để lựa chọn chế độ họat động. 14. Các chế độ hoạt động. Các chế độ họat động này thì phù hợp với vi điều khiển, hoặc phần cứng của nó cũng ảnh hưởng đến sự họat động của hệ thống. A0_MESSAGE CUEING (lắp ráp thông điệp) Kiểu lắp ráp thông điệp cho phép người sử dụng có thể lướt qua đọan thông điệp mà không cần biết đến địa chỉ vất lý thực tế của mỗi thông điệp . Mỗi khi xung điều khiển đầu vào là mức thấp thì làm cho con trỏ địa chỉ sẽ trỏ đến thông điệp tiếp theo. Kiểu này chỉ nên sử dụng để phát thông điệp. A1_DELETE EOM MARKERS Chế độ họat động A1 cho phép liên tục ghi âm các thông điệp kết hợp với mỗi thông điệp là 1 báo hiệu EOM ở cuối mỗi thông điệp. Khi chế độ này họat động, những thông điệp được ghi âm liên tục thì được phát liên tục bằng 1 thông điệp. A2 không xử dụng. A3_ MESSAGE LOOPING (THÔNG ĐIỆP VÒNG) Chế độ họat động này cho phép tự động,liên tục lặp lại việc phát âm của thông điệp có địa chỉ tại địa chỉ bắt đầu của không gian bộ nhớ. Một thông điệp có thể chiếm giữ tòan bộ bộ nhớ và được phát từ lúc bắt đầu cho đến kết thúc. Xung của PLAYE sẽ là bắt đầu phát và xung của PLAYL sẽ là kết thúc. A4_CONSECUTIVE ADDRESSING (địa chỉ liên tiếp) Trong quá trình họat động bình thường, con trỏ địa chỉ sẽ reset khi 1 thông điệp được phát đi cho tới khi gặp báo hiệu cuối thông điệp . Chế độ họat động A4 sẽ hạn chế điều này ,cho phép những thông điệp sẽ được phát và thu liên tục.Khi thiết bị ở trạng thái nghĩ (không đang thu hay phát) đưa chân này xuống mức thấp sẽ reset bộ đếm địa chỉ về 0. A5_không sử dụng. CHƯƠNG IV: KHẢO SÁT MÀN HÌNH LCD I. GIỚI THIỆU LCD. Để có được hiển thị tiết kiệm năng lượng và linh hoạt hơn, ta sử dụng bộ hiển thị LCD. Có nhiều loại LCD, trong số đó thông dụng là hiển thị 16 x 2 và 20 x 2. LCD có sử dụng IC điều khiển HD44780, điều này giúp ta có thể dễ dàng giao tiếp với LCD.Có loại LCD hiển thị dựa theo kí tự hay đồ hoạ. LCD hoạt động với nguồn cung cấp khoảng từ 4,5 đến 6V. 1. Chiếu sáng trong bộ hiển thị LCD. 2. Backlit (back lighting). Sử dụng đèn chiếu sáng ở sau bộ hiển thị thay vì dùng ánh sáng phản xạ. 3. CFL (Cold Cathode Flourescent Lamp). Loại đèn huỳnh quang đặc biệt để chiếu sáng phía sáng trong các hiển thị LCD hiện đại. 4. Các chân ra của module LCD. Phần lớn các module LCD tuân theo qui cách giao tiếp chuẩn. Nó cho truy cập 14 chân có 8 đường dữ liệu, 3 đường điều khiển và 3 đường cấp nguồn. Kết nối qua 1 trong 2 cấu hình sau: 2 hàng mỗi hàng 7 chân hoặc một hàng 14 chân. chức năng của các chân Chân số Tên chức năng 1 Vss đất 2 VDD cực dương 3 VEE Tương phản 4 RS Register select ( chọn thanh ghi) 5 R/W Read/Write 6 EN Enable 7 D0 Bit 0 của dữ liệu 8 D1 Bit 1 của dữ liệu 9 D2 Bit 2 của dữ liệu 10 D3 Bit 3 của dữ liệu 11 D4 Bit 4 của dữ liệu 12 D5 Bit 5 của dữ liệu 13 D6 Bit 6 của dữ l