Đồ án Audio codec W8731/l và thiết kế mô hình SD Music Player

õ vào AVDD từ 3.3V xuống 1V. Bất kỳ điện thế lớn hơn làm giảm xuống sẽ có thể làm tràn ADC và vì thế không chính xác. Chú ý việc làm giảm ngõ vào phải kiểm tra AVDD ngay lập tức. Tuy nhiên, bằng cách đặt bit INBOTH trong khi lập trình điều khiển âm thanh, cả 2 kênh được cập nhật đồng thời với giá trị tương tự. Line ngõ vào đến ADC có thể mute trong vùng tín hiệu tương tự dưới dạng điều khiển phần mềm. Chú ý Line ngõ vào Mute chỉ Mute ngõ vào đến ADC, điều này cho phép tín hiệu Line ngõ vào đi qua ngõ ra trong chế độ ByPass. Register address Bit Nhãn Mặc Định Phần Mô Tả 4:0 LINVOL[4:0] 10111 ( 0dB ) Left Channel Line Input Volume Control 11111 = +12dB . . 1.5dB steps down to 00000 = -34.5dB 0000000 Left Line In 7 LINMUTE 1 Left Channel Line Input Mute to ADC 1 = Enable Mute 0 = Disable Mute SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 39 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN 8 LRINBOTH 0 Left to Right Channel Line Input Volume and Mute Data Load Control 1 = Enable Simultaneous Load of LINVOL[4:0] and LINMUTE to RINVOL[4:0] and RINMUTE 0 = Disable Simultaneous Load 4:0 LINVOL[4:0] 10111 ( 0dB ) Right Channel Line Input Volume Control 11111 = +12dB . .1.5dB steps down to 00000 = -34.5dB 7 LINMUTE 1 Right Channel Line Input Mute to ADC 1 = Enable Mute 0 = Disable Mute 0000001 Right Line In 8 LRINBOTH 0 Right to Left Channel Line Input Volume and Mute Data Load Control 1 = Enable Simultaneous Load of RINVOL[4:0] and RINMUTE to LINVOL[4:0] and LINMUTE 0 = Disable Simultaneous Load Bảng 3 Điều Khiển Phần Mềm Line Ngõ Vào Những tín hiệu Line ngõ vào thế hiệu dịch bên trong suốt quá trình máy khuếch đại hoạt động đến VMID. Bất cứ khi nào các Line ngõ vào bị mute thiết bị dịch chuyển vào chế độ Standby, các Line ngõ vào được giữ lại thế hiệu dịch đến VMID SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 40 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN dùng chống lại va đập của mạch. Việc làm giảm bất kỳ tạp âm nào mà có thể nghe được khi ngõ vào hoạt động trở lại. II.1.2 Ngõ Vào Microphone MICIN là một ngõ vào trở kháng cao và có điện dung thấp phù hợp kết nối diện rộng của Microphone chỉ dùng 1 kênh âm thanh có độ nhạy và động. MICIN bao gồm lập trình điều chỉnh âm thanh và chức năng mute. Điều khiển phần mềm cho MICIN được trình bày trong bảng 3. Chú ý Microphone chỉ Mute tín hiệu đến ADC. Điều này cho phép tín hiệu vào Microphone Đi qua ngõ ra trong chế độ Sidetone. Register address Bit Nhãn Mặc Định Phần Mô Tả 0 MICBOOST 0 Microphone Input Level Boot 1 = enable Boost 0= disable Boost 00000100 Analogue Audio path control 1 MUTEMIC 1 Line Input Mute to ADC 1= enable MUTE 0= disable Mute Bảng 4 Điều Khiển Phần Mềm Ngõ Vào Microphone. Ngõ vào Microphone bị thế hiệu dịch bên trong suốt quá trình máy khuếch đại hoạt động đến VMID. Khi nào Line ngõ vào bị mute ngõ vào MICIN bị giữ lại hiệu dịch đến VMID dùng chống lại tiếng ồn của mạch. Điều này làm giảm tạp âm mà có thể nghe thấy khi ngõ vào hoạt động trở lại. II.1.3 MICROPHONE BIAS Ngõ ra MICBIAS cung cấp một âm thanh thấp điện thế phù hợp với dòng điện hiệu dịch microphone và kết hợp với điện trở bên ngoài mạng lưới bias. Chú ý rằng nguồn max hiện thời là 3mA. Giới hạn này là giá trị nhỏ nhất của điện trở bias bên ngoài mà có thể sử dụng an toàn. Chú ý ngõ ra MICBIAS không hoạt động trong chế độ standby. II.1.4 Bộ Lọc ADC SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 41 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN WM8731/L sử dụng ADC đa tầng multi-bit oversampled sigma-delta. Sử dụng phản hồi đa bit và tốc độ oversampling cao làm giảm tác động đột ngột và âm thanh tần số cao. ADC làm giảm ngõ vào AVDD từ 3.3V xuống 1.0. Bất kì điện thế cao hơn làm giảm xuông sẽ làm tràn ADC và vì thế không chính xác. Chú ý việc làm giảm ngõ vào phải kiểm tra AVDD ngay lập tức. Thiết bị phụ vụ cho một cặp ADC. Ngõ vào có thể được lựa chọn hoặc từ Line ngõ vào hoặc từ ngõ vào Microphone dưới dạng điều khiển phần mềm. 2 kênh không thề được chọn đồng thời. Register address Bit Nhãn Mặc Định Phần Mô Tả 00000100 Analogue Audio path control 2 INSEL 0 Microphone/Line Input Select To ADC 1= Microphone Input Select to ADC 0 = Line Input Select to ADC Bảng 5 Điều Khiển Phần Mềm ADC Dữ liệu số từ ADC được cấp cho tín hiệu xử lý đến bộ lọc ADC. Bộ lọc ADC thực hiện xử lý tín hiệu 24 bit để chuyển đổi dữ liệu oversampled nhiều bit từ ADC đến tần số mẫu đúng thành ngõ ra trên giao diện audio số. Bộ lọc số ADC chứa một tín hiệu số cao qua bộ lọc, có thể lựa chọn qua điều khiển phần mềm. Bộ lọc high-pass sẽ đáp ứng chi tiết trong trong đặc điểm của bộ lọc số. Khi bộ lọc high-pass được enable offset DC liên tục tính toán và trừ những tín hiệu vào. Bằng cách cài đặt HPOR tính toán cuối cùng giá trị offset dc được lưu trữ khi đó bộ lọc high-pass bị disable và sẽ tiếp tục trừ những tín ngõ vào. Nếu offset dc tahy đổi, việc lưu trữ và giá trị trừ sẽ không thay đổi trừ khi bộ lọc high-pass enable. Register address Bit Nhãn Mặc Định Phần Mô Tả 0000101 Digital Audio 0 ADCHPD 0 ADC High Pass Filter Enable(Digital) SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 42 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN 1= disable high pass filter 0 = enable High ass Filter path Control 4 HPOR 0 Store DC offset when high Pass Filter Disable 1= store offset 0 = clear offset Bảng 6 Điều Khiển Phần Mềm ADC Có vài kiểu bộ lọc khác nhau, đáp ứng tần số và đáp ứng pha. Những kiểu bộ lọc sẽ tự động cấu hình phụ thuộc vào chọn tốc độ mẫu. II.1.5 Bộ Lọc DAC Bộ lọc DAC thực hiện xử lý tín hiệu 24 bit để chuyển đổi dữ liệu audio số đến từ giao diện audio số ở tốc độ mẫu lý thuyết đến dữ liệu multi-Bit Oversample để xử lý bằng tín hiệu tương tự ADC. Bộ lọc số DAC cá thể áp dụng dưới dạng điều khiển phần mềm. DAC có thể thực hiện mute mà dữ liệu audio dạng số mang đến mức độ mute. Việc thay đổi này chuyển đổi từng bước trong audio mà có thể cho kết quả khác nhau có thể nghe thấy trong ngõ ra audio. Register address Bit Nhãn Mặc Định Phần Mô Tả 0000101 Digital Audio path Control 2:1 DEEMP[1:0] 00 De-emphasis control(digital) 11= 48 kHz 10 = 44.1 kHz 01= 32 kHz 00 = disable SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 43 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN 3 DACMU 1 DAC Soft Mute Control (digital) 1= enable soft Mute 0= disable soft mute Bảng 7 Điều Khiển Phần Mềm DAC DAC chuyển đổi dòng tín hiệu audio số đa tầng từ bộ lọc số DAC vào trong tín hiệu audio tương tự chất lượng cao. II.1.6 Line Ngõ Ra. WM8731/L cung cấp trở kháng thấp line ngõ ra là LLINEOUT và RLINEOUT, phù hợp với đặc tính load line của trở kháng 10K và điện dung 50pF. Line ngõ ra thường sử dụng có lựa chọn tổng hợp các ngõ ra từ các DAC or/and line ngõ vào trong chế độ bypass. Các ngõ ra LLINEOUT và RLINEOUT chỉ có sẵn ở mức độ Line ngõ ra và không có điều chỉnh cấp độ trong vùng tín hiệu tương tự. Có giá trị gain cố định là 0dB. Mức độ cố định như vậy ở DAC làm giảm mức độ ngõ ra ở AVDD = 3.3V. Chú ý DAC làm giảm mức độ phải kiểm tra ngay lập tức với AVDD. Line ngõ ra bao gồm tín hiệu audio bậc thấp đi qua bộ lọc chuyển tiếp đến băng thành phần bên ngoài từ DAC sigma-delta. Vì thế không lọc thêm ra bên ngoài bị phụ thuộc vào phần lớn các ứng dụng. Ngõ ra DAC, Line ngõ vào microphone được tổng hợp vào trong Line ngõ ra. Trong chế độ DAC chỉ có ngõ ra từ DAC được định tuyến đến line ngõ ra. Trong chế độ bypass Line ngõ vào tổng hợp vào trong Line ngõ ra. Trong chế độ Sidetone ngõ vào microphone được tổng hợp vào trong Line ngõ ra. Những đặc điểm này có thể dùng cho hoặc over-dubbing hoặc nếu DAC bị mute, như một tín hiệu tương tự bypass hay đặc tính của sidetone. Cho nên tránh bất kỳ xử lý tín hiệu số nào. Line ngõ ra bị mute bằng cách mute DAC (tín hiệu tương tự) hay mute mềm (tín hiệu số) và disable đường dẫn BYPASS và SIDETONE. Bất cứ khi nào DAC bị SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 44 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN mute hoặc thiết bị bị đưa vào trong chế độ standby điện thế DC được duy trì ở ngõ ra để ngăn ngừa tạp âm tồn tại hiện thời. Điều khiển phần mềm cho Line ngõ ra được trình bày trong bảng 7. Register address Bit Nhãn Mặc Định Phần Mô Tả 3 BYPASS 1 Bypass Swich 1= enable Bypass 0 = disable Bypass 4 DACSEL 0 DAC Select 1= select DAC 0 = Don’t select DAC 0000100 5 SIDETONE 0 Side Tone Swich 1= enable Side Tone 0 = disable Side Tone Bảng 8 Điều Khiển Phần Mềm Line Output. II.1.7 HEADPHONE AMPLIFIER WM8731/L có ngõ ra headphone âm thanh nổi có sẳn trên LHOUT và RHPOUT. Ngõ ra được thiết kế riêng cho headphone 16 hoặc 32 ohm với hiệu suất tối đa và tiêu thụ năng lượng tối thiểu. ngõ ra headphone bao gồm sự điều chỉnh âm lượng âm thanh cao và chức năng mute. Âm lượng của LHPOUT và RHPOUT có thể được điều chỉnh độc lập dưới sự điều khiển của phần mềm sử dụng LHPVOL [6:0] hoặc RHPVO [6:0] bits tách biệt với sự điều khển thiết bị ngõ ra headphone. Sự điều chỉnh trong khoản 80dB từ +6dB đến -73dB. Ngõ ra headphone có thể mute bởi mã chương trình thấp hơn 0110000 đến LHPVOL [6:0] bits. Bất cứ khi nào ngõ ra headphone mute hoặc thiết bị được đặt trong chế độ standby, điện thế DC được duy trì tại đường dẫn xuất ra để ngăn cản bất kì âm thanh nào có thể nghe thấy trong hiện tại. Một mạch dò tìm giao zero được cung cấp tại ngõ vào đến headphone dưới sự điều kiển của bit LZCEN và RZCEN của sự điều khiển ngõ ra headphone. Khi sử dụng sự điều khiển này âm lượng chỉ được cập nhật khi tín hiệu vào đến cổng Gain thì đóng tới mức độ tín hiệu tương tự. Những âm thanh nhỏ và tiếng ồn như là trị số Gain được thay đổi hoặc im lặng. Chú ý rằng mạch này không có thời gian tạm ngưng chỉ khi SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 45 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN mức DC được chỉ ra tới ngõ vào cổng Gain của nhiều hơn khoảng 20mV, sau đó Gain sẽ không được cập nhật. Chức năng Zero cross thì được làm cho khi bit LZCEN và RZCEN có thiết lập cao trong suốt volume register write . Nếu có sự liên quan rằng mức độ DC có thể bị ngăn cản thay đổi âm lượng sau đó âm lượng được ghi vào cùng 1 giá trị, nhưng với LZCEN hoặc RZCEN bit set low sẽ bắt buộc sự cập nhật âm lượng bất chấp mức độ của DC. Âm lượng của LHPOUT và RHPOUT và cài đặt zero-cross có thể được thay đổi độc lập. Thay vào đó, người sử dụng có thể mở 2 kênh cùng với nhau, cho phép cả hai có thể cập nhật đồng thời, đòi hỏi sự chia đôi số serial writes với điều kiện là cùng Gain được cần cho cả 2 kênh, Điều này là kết quả trong khi điều khiển bit HPBOTH. Cài đặt LRHPBOTH trong khi viết LHPVOL và LZCEN sẽ cập nhật đồng thời The Right Headphone controls. Sự ảnh hưởng phù hợp trên cập nhật RLHPBOTH là kết quả. Register address Bit Nhãn Mặc Định Phần Mô Tả 6:0 LHPVOL[6: 0] 1111001 ( 0dB ) Left Channel Line Input Volume Control 1111111 = +6dB . . 1dB steps down to 0110000 = -73dB 0000000 to 0101111 = MUTE 7 LZCEN 0 Left Channel ZERO Cross detect enable 1 = Enable 0 = Disable 00000010 Left Headphone out 8 LRHPBOTH 0 Left to Right Channel Headphone volume, mute, and zero Cross Data load control 1 = Enable Simultaneous Load of LHPVOL[6:0] and LZCEN to RHPVOL[6:0] and PZCEN 0 = Disable Simultaneous SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 46 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN Load 6:0 RHPVOL[6: 0] 1111001 ( 0dB ) Right Channel Headphone Output Volume Control 11111 = +6dB . .1dB steps down to 00000 = -73dB 0000000 to 0101111 = Mute 7 RZCEN 0 Right Channel Zero Cross Detect Enable 1 = Enable 0 = Disable 0000011 Right Headphone Out 8 RLHPBOTH 0 Right to Left Channel Headphone volume, Mute and Zero Cross Data load control 1 = Enable Simultaneous Load of RHPVOL[6:0] and RZCEN to LHPVOL[4:0] and LZCEN 0 = Disable Simultaneous Load Bảng 9 Điều Khiển Phần Mềm Ngõ Ra Headphone II.2 Các Chế Độ Hoạt Động II.2.1 SYPASS MODE WM8731/L bao gồm phương thức vòng do đó đường dẫn nhập vào tín hiệu tương tự được xác định cụ thể để đến đường đẫn xuất ra tín hiệu tương tự và ngõ ra headphone. SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 47 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN Hình 2.2.1 Định Tuyến Tín Hiệu Trong Chế Độ Bypass Phương thức vòng được chọn dưới sự điều khiển của phần mềm sử dụng bit BYPASS microphone được thể hiện ở bảng 9. Nói về phương thức vòng , ngõ ra từ DAC (DACSEL) và SIDETONE không nên chọn từ đường dẫn ngõ ra. Tuy nhiên, điều này cũng có thể được sử dụng để tổng hợp ngõ ra DAC, Line ngõ vào và ngõ vào headphone. Điều khiển âm lượng và mute tín hiệu tương tự Line ngõ vào và ngõ ra headphone vẫn được hoạt động trong phương thức vòng. Thiết lập giá trị gain 0dB được yêu cầu cho điều chỉnh âm lượng Line ngõ vào để tránh sự không chính xác. Tín hiệu lớn nhất tại bất kì điểm nào của đường dẫn vòng không được lớn hơn 1.0V rms ở AVDD =3.3V để tránh sự không chính xác. Độ lớn của kiễm tra tuyến tính với AVDD. Điều này có nghĩa là nếu DAC đang phát ra tín hiệu 1Vrms, và nó được tổng hợp với đường dẫn 1Vrms tín hiệu BYBASS, kết quả của tín hiệu LINEOP sẽ bị chia cắt. Register address Bit Nhãn Mặc Định Phần Mô Tả 0000100 Analogue Audio path Control 3 BYPASS 1 Bypass Swich (analogue) 1 = enable Bypass 0 = disable Bypass Bảng 10 Điều Khiển Phần Mềm Trong Chế Độ Bypass SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 48 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN II.2.2 SIDETONE MODE WM8731/L cũng bao gồm chế độ cạnh tín hiệu số nơi mà ngõ vào tai nghe được định hướng đến đường dẫn và ngõ ra tai nghe. Hình ảnh được thể hịên ở hình 24. Chến độ Sidetone cho phép ngõ vào microphone bị yếu đi đến ngõ ra cho ứng dụng telephone và headset. Hình 2.2.2 Lược Đồ Chế Độ Sidetone Register address Bit Nhãn Mặc Định Phần Mô Tả 5 SIDETONE 0 Sidetone Swich (analogue) 1 = enable Side Tone 0 = disable Side Tone 0000100 Analogue Audio path Control 7:6 SIDEATT 00 Side Tone Attenuation 11= -15 dB 10 = -12dB 01= -9 dB 00= - 6 dB Bảng 11 Chế Độ Sidetone Chế độ cạnh tín hiệu số và sự suy giảm được chọn dưới sự điều khiển của phần mềm sử dụng bit SIDETONE được thể hiện ở bảng 10.Tín hiệu cạnh ngõ ra từ DAC và Line ngõ vào (BYBASS) không nên chọn từ khối Line ngõ ra. Tuy nhiên, điều này cũng có thể được sử dụng để tổng hợp ngõ ra DAC, đường dẫn ngõ vào và ngõ vào microphone lại với nhau. Điều khiển microphone boost gain và điều khiển âm lượng SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 49 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN và mute ngõ ra headphone vẫn hoạt động ở chế độ tín hiệu cạnh. Tín hiệu lớn nhất tại bất kì điểm nào trong đường dẫn tín hiệu cạnh phải không lớn hơn 1.0Vrms tại VDD=3.3V, để tránh sự không chính xác. Biên độ này phải kiểm tra ngay lệp tức với AVDD. II.3 Hoạt Động Của Thiết Bị II.3.1 Cài Đặt Lại Thiết Bị WM8731/L chứa đựng năng lượng trên mạch xác lập lại mà xác lập lại trạng thái của thiết bị bên trong. Năng lượng xác lập lại được ứng dụng như là năng lượng DCVDD và phóng điện chỉ sau khi mức độ địên thế của DCVDD giao với ngưỡng thấp nhất. Nếu sau đó DCVDD rơi thấp hơn ngưỡng điện thế nhỏ nhất sau đó năng lượng được xác lập lại được ứng dụng lại. Ngưỡng địên thế và kết hợp hiện tượng trễ được thể hiện trong bảng Electrical Characteristics. Người sử dụng cũng có khả năng xác lập lại thiết bị để biết tình trạng bằng cách điều khiển phần mềm được thể hiện ở hình bên dưới. Register address Bit Nhãn Mặc Định Phần Mô Tả 0001111 Reset Register 8:0 RESET Not reset Reset Register Writing 00000000 to register resets device Bảng 12 Điều khiển phần mềm của reset. Khi sử dụng xác lập lại phần mềm trong chế độ 3-wire, sự xác lập lại được ứng dụng trên sự gia tăng tuổi của CSB và released trên sự gia tăng tuổi tiếp theo của SCLK.In 2-wire mode, sự xác lập lại được ứng dụng trong khoảng thời gian của tín hiệu ACK (khoảng 1 SCLK thời gian) II.3.2 Lược Đồ CLOCKING Trong đặc trưng hệ thống kĩ thuật số audio, chỉ có một nguồn xung clock trung tâm sản xuất xung clock tham chiếu mà tất cả dữ liệu audio đựơc đồng bộ hoá. Xung clock này thường liên hệ với hệ thống xung clock chủ. cho phép WM8731/L sử dụng trong hệ thống khoá trung tâm, WM8731/L có khả năng phát sinh hệ thông khoá này hoặc nhận nó từ nguồn bên ngoài. SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 50 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN Trong ứng dụng này, WM8671/L được mong muốn là hệ thống xung clock nguồn, sau đó xung clock trung tâm được tiến hành trong quá trình sử dụng tinh thể phù hợp được kết nối giữa ngõ vào XTI/MCLK và ngõ ra pin XTO Trong ứng dụng này, những tính năng khác hơn hẳn WM8731/L sẽ được tạo ra ở xung clock tham chiếu, hệ thống bên ngoài có thể được ứng dụng cụ thể trong ngõ vào XTI/MCLK pin mà không cần sự điều khiển của phần mềm. Chú ý rằng trong tình huống này, máy tạo giao động mạch của WM8731/L giảm năng lượng an toàn để bảo toàn năng lượng. II.3.3 LÕI XUNG CLOCK. Lõi WM8731/L DSP có thể có 1 xung clock MCLK hoặc 2 xung MCLK riêng biệt. Được điều khiễn bởi phần mềm trong bảng 12. Register address Bit Nhãn Mặc Định Phần Mô Tả 0001000 Sampling Control 6 CLKIDIV2 0 Core Clock Divider Select 1= Core Clock Is MCLK Divied By 2 0 = Core Clock is MCLK Bảng 13 Điều Khiển Phần Mềm Của Lõi Clock. Có 1 MCLK chia rẽ có thể lập trình được cho phép thiết bị được dùng trong những ứng dụng xung clock chủ tần số cao có sẵn. Ví dụ thiết bị có thể hỗ trợ xung clock chủ 512fs trong khi hoạt động cơ bản ở chế độ 256fs. II.3.4 Máy Tạo Dao Động CRYSTAL WM8731/L bao gồm một mạch tạo dao động Crystal cho phép xung clock tham chiếu đến hệ thống audio được khởi tạo trên thiết bị. Điều này có sẵn dựa trên hệ thống audio trong bộ nhớ đệm tạo thành CLKOUT. Máy tạo dao động Crystal là một kiểu nhiệt thấp, được thiết kế cho EMI thấp. SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 51 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN Hình 2.3.1 Mạch Ứng Dụng Máy Tạo Dao Động Crystal. Miền tần số của Crystal là 12MHz, Cp đề nghị là 10pF. Miền tần số của Crystal là 18MHz, Cp đề nghị là 15pF. Máy tạo dao động Crystal của WM8731/L cung cấp nguồn xung clock thấp cực độ. Nguồn xung clock thấp là một nhu câu cho ADC và DAC audio chất lượng cao không quan tâm cấu trúc máy chuyển đổi. Cấu trúc máy WM8731/L ít bị ảnh hưởng bởi kỹ thuật của máy chuyển đổi hơn tuy nhiên vẫn đòi hỏi các xung điện với tốc độ ít hơn tương đương 1ns dao động để duy trì chương trình. Trong ứng dụng có nhiều hơn một nguồn xung clock master, nó được đề nghị rằng một xung Clock được khởi tạo bởi WM8731/L để giảm rủi ro tới mức tối thiểu. II.3.5 CLOCKOUT Lõi xung clock là bộ nhớ đệm bên trong và được làm sẵn bên ngoài đến một hệ thống audio trên chân ngõ ra CLKOUT. CLKOUT cung cấp mô hình của Core Clock, nhưng bộ nhớ đệm phù hợp cho đường dẫn bên ngoài nhập vào. Không có đảo pha giữa XTI/MCLK, Core Clock và CLOLKOUT nhưng ở đó chắc chắn sẽ bị trễ. Việc delay sẽ phụ thuộc vào việc đưa vào CLOCKOUT. CLKOUT cũng có thể bị chia cắt bởi 2 điều khiển phần mềm bên dưới. Đề cập trong bản 12. Chú ý rằng nếu CLKOUT không yêu cầu khi đó bộ nhớ đệm CLKOUT trên WM8731/L có thể giảm năng lượng an toàn để bảo tồn điện năng. Nếu cấu trúc hệ thống có chọn lựa giữa sử dụng FCLKOUT=FMCLK hoặc FCLKOUT=FMCLK/2 trong giao diện, sau cùng đề nghị để bảo toàn năng lượng. Khi hai lựa chọn CLKOUT thay đổi trên tác động cạnh lên của MCLK, phải đề cập đến thông tin timing. SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 52 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN Register address Bit Nhãn Mặc Định Phần Mô Tả 0001000 Sampling Control 7 CLKODIV2 0 CLKOUT Divider Select 1= CLOCKOUT Is Core Clock Divied By 2 0 = CLOCKOUT is Core Clock Bảng 14 Lập Trình Của CLKOUT II.3.6 Giao Diện Phần Mềm Giao diện phần mềm có thể được sử dụng hoặc 3-wire (tương thích SPI) hoặc là 2- wire giao diện MPU. Lựa chọn định dạng giao diện được thực hiện bằng cách thiết lập trạng thái của pin MODE. Trong chế độ 3-wire, SDIN được sử dụng cho dữ liệu của chương trình, SCLK được dùng cho clock trong dữ liệu chương trình và CSB được dùng khóa rập ngoài dữ liệu chương trình. Trong chế độ 2-wire SDIN được sử dụng cho dữ liệu serial và SCLK được sử dụng cho clock serial, trong chế độ 2-wire, trạng thái của pin CSB cho phép người dùng lựa chọn 1 trong 2 địa chỉ. II.3.6.1 Sự Lựa Chọn Chế Độ Điều Khiển Serial. Giao diện serial co thể được lựa chọn để họat động trong chế độ 2 hoặc 3-wire. Điều này được thực hiện bằng cách thiết lập trạng thái của pin MODE. MODE Định Dạng Giao Diện 0 2 wire 1 3 wire Bảng 15 Giao Diện Lựa Chọn MODE II.3..6.2 Chế Độ Điều Khiển Serial 3-Wire (Tương Thích SPI) WM8731/L có thể điều khiển dùng giao diện serial 3 wire. SDIN được sử dụng cho dữ liệu chương trình, SCLK được sử dụng để clock dữ liệu chương trình và CSB được dùng khóa rập ngoài dữ liệu chương trình. SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 53 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN Hình 2.3.2 Giao Diện Serial 3-Wire Chú ý: ¾ B[15:9] là các bit điều khiển địa chỉ. ¾ B[8:0] là bit điều khiển dữ liệu. ¾ CSB là tích cực cạnh không có cấp độ tích cực. Dữ liệu được hiểu trên cạnh lên của CSB. II.3.6.3 Chế Độ Điều Khiển Serial 2-Wire. WM8731/L hỗ trợ một giao diện serial MPU. Thiết bị hoạt động chỉ như một thiết bị Slave. WM8731/L có một trong hai địa chỉ slave mà được lựa chọn bằng cách thiết lập trạng thái của pin 15, (CSB). Hình 2.3.4 Giao Diện Serial 2 - wire ¾ B[15:9] là các bit điều khiển địa chỉ. ¾ B[8:0] là bit điều khiển dữ liệu. Trạng Thái CSB Địa Chỉ 0 0011010 1 0011011 Bảng 16 Lựa Chọn Địa Chỉ Giao Diện MPU 2 – Wire SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 54 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN Để điều khiển WM8731/L trên bus 2-wire thiết bị điều khiển master cần phải chuyển đổi dữ liệu bằng cách thiết lập điều kiện bắt đầu, định nghĩa bởi chuyển tiếp cao hoặc thấp trên SDIN trong khi SCLK còn lại cao. Một địa chỉ và một dữ liệu chuyển đổi sẽ theo sau. Tất cả ngoại vi trên bus 2-wire đáp ứng điều kiện bắt đầu và dịch vào trong 8 bit kế tiếp (7 bit dữ liệu + bit R/W). Chuyển bit MSB trước tiên. 7 bit địa chỉ bao gồm 6 bit địa chỉ cơ bản + 1 bit đơn có thể lập trình để lựa chọn 1 trong 2 thiết bị sẵn sàng cho thiết bị này. Nếu địa chỉ chính xác được nhận và bit R/W là “0”, biểu thị là ghi, sau đó WM8731/L sẽ đáp ứng bằng cách kéo SDIN xuống thấp trên xung clock kế tiếp (ACK). WM8731/L chỉ ghi vào thiết bị và sẽ chỉ đáp ứng lại khi bit R/W biểu thị ghi. Nếu địa chỉ không được chấp nhận thiết bị sẽ trả về điều kiện vô ích và chờ một điều kiện bắt đầu mới và một địa chỉ vững chắc. Mỗi lần WM8731/L thừa nhận một địa chỉ đúng, bộ điều khiển sẽ gởi 8 bit dữ liệu(bit B15-B8). WM8731/L sau đó sẽ thừa nhận dữ liệu đã gởi bằng cách kéo SDIN xuống thấp cho một xung clock. Bộ điều khiển sau đó sẽ gửi 8 bit dữ liệu còn lại (bit B7-B0) và WM8731/L sẽ xác nhận một lần nữa bằng cách kéo SDIN xuống mức thấp. Điều kiện dừng được định nghĩa khi có một chuyển tiếp từ thấp đến cao trên SDIN trong khi SCLK ở mức cao. Nếu điều kiện bắt đầu hoặc kết thúc được phát hiện ra bên ngoài của bất kì điểm nào trong dữ liệu chuyển đổi sau đó thiết bị sẽ nhảy đến điều kiện không hiệu quả. Sau khi nhận được một địa chỉ hoàn tất và dữ liệu liên tiếp WM8731/L sẽ quay lại trạng thái không hiệu quả và chờ một điều kiện bắt đầu khác, địa chỉ thiết bị và và bit R/W theo sau bởi 16 bit thanh ghi địa chỉ và dữ liệu. II.3.7 Chế Độ Năng Lượng WM8731/L chứa chế độ bảo toàn năng lượng trong khối mạch khác nhau có thể hạ năng lượng xuống một cách an toàn trong mức bảo tồn năng lượng. Register address Bit Nhãn Mặc định Phần Mô Tả 0000110 Power Down Control 0 LINEINPD 1 Line Input Power Down 1= Enable Power Down 0 = Disable Power Down SVTH: NGUYỄN MINH HIẾU – HUỲNH CÔNG PHÚ Trang 55 ĐỒ ÁN TỐT NGHIỆP GVHD : Th.S HUỲNH HỮU THUẬN 1 MICPD 1 Microphone Input An Bias Power Down 1= Enable Power Down 0= Disable Power Down 2 ADCPD 1 Adc Power Down 1= Enable Power Down 0= Disable Power Down 3 DACPD 1 DAC Power Down 1= Enable Power Down 0 = Disable Power Down 4 OUTPD 1 Line Output Power Down 1= Enable Power Down 0= Disable Power Down 5 OSCPD 0 Oscillator Power Down 1= Enable Power Down 0= Disable Power Down 6 CLKOUTPD 0 CLKOUT Power Down 1= Enable Power D