Đồ án Kỹ thuật thu phát - Card giao tiếp máy tính

hân này, trên đó có 8 đường dẫn dữ liệu nên đôi khi người ta cũng gọi luôn rãnh cắm này là rãnh cắm 8 bit. Chỉ những card 8 bit mới được cắm vào rãnh này. Sau đây là sự sắp xếp chân ra của rãnh cắm 8 bit. Phía mạch in Phía linh kiện GND B01 A01 /IOCHCK Reset B02 A02 D7 + 5V B03 A03 D6 IRQ2 B04 A04 D5 -5V B05 A05 D4 DREQ2 B06 A06 D3 -12V B07 A07 D2 Dự trữ B08 A08 D1 +12V B09 A09 D0 GND B10 A10 /IOCHRDY /MEMW B11 A11 AEN /MEMR B12 A12 A19 /IOW B13 A13 A18 /IOR B14 A14 A17 /DACK3 B15 A15 A16 DREQ3 B16 A16 A15 /DACK1 B17 A17 A14 DREQ1 B18 A18 A13 /DACK0 B19 A19 A12 CLK B20 A20 A11 IRQ7 B21 A21 A10 IRQ6 B22 A22 A9 IRQ5 B23 A23 A8 IRQ4 B24 A24 A7 IRQ3 B25 A25 A6 /DACK2 B26 A26 A5 TC B27 A27 A4 ALE B28 A28 A3 +5V B29 A29 A2 OSC B30 A30 A1 GND B31 A31 A0 Về sau máy tính PC/AT ra đời, chúng có thêm một rãnh thứ hai nằm thẳng hàng với rãnh 8 bit kể trên và có 36 chân. Trên rãnh này có chứa các tín hiệu 16 bit nên khi có thêm rãnh cắm này thì người ta gọi chung cả hai rãnh cắm là rãnh cắm 16 bit. Các rãnh cắm từ 32 bit trở lên dùng để ghép thêm vào những card có chất lượng rất cao. Dưới đây là sự sắp xếp chân ra của rãnh cắm thứ hai: Phía mạch in Phía linh kiện /MEM CS16 D01 C01 /SBHE /IO CS16 D02 C02 LA23 IRQ10 D03 C03 LA22 IRQ11 D04 C04 LA21 IRQ12 D05 C05 LA20 IRQ13 D06 C06 LA19 IRQ14 D07 C07 LA18 /DACK4 D08 C08 LA17 DREQ0 D09 C09 /MEMR /DACK5 D10 C10 /MEMW DRQ5 D11 C11 SD8 /DACK6 D12 C12 SD9 DREQ6 D13 C13 SD10 /DACK7 D14 C14 SD11 DREQ7 D15 C15 SD12 +5V D16 C16 SD13 /MASTER D17 C17 SD14 GND D18 C18 SD15 Kích thước tối đa của card ISA 8 bit là 106,7 x 333,5 x 12,7 mm (h x l x w). Kích thước tối đa của card ISA 16 bit là 121,9 x 333,5 x 12,7 mm (h x l x w). 3. Rãnh cắm 32 bit EISA (Extended Industry Standard Architecture): Kích thước thông dụng của một card EISA là: 127x333,5x12,7 mm (h x l x w). Từ kích thước này ta thấy một card ISA có thể cắm vừa rãnh cắm EISA. Rãnh này vừa có thể chấp nhận các các card ISA 8 và 16 bit vừa duy trì chế độ hoạt động 32 bit của card ghép nối tuân theo đúng chuẩn EISA. Rãnh cắm EISA được dùng cho bộ vi xử lý 80386DX và các thế hệ kế tiếp. Sự sắp xếp chân ra trên rãnh cắm EISA có dạng tương tự như của rãnh cắm ISA chỉ khác ở vị trí cụ thể và tên gọi của các chân, sau đây là sự sắp xếp các chân ra: EISA ISA Phía mạch in Phía linh kiện ISA EISA GND GND B01 A01 /IOCHCK CMD +5V Reset B02 A02 D7 START +5V + 5V B03 A03 D6 EXRDY Dự trữ IRQ2 B04 A04 D5 EX32 Dự trữ -5V B05 A05 D4 GND (Steg) DREQ2 B06 A06 D3 (Steg) Dự trữ -12V B07 A07 D2 EX16 Dự trữ Dự trữ B08 A08 D1 SLBURT +12V +12V B09 A09 D0 MSBURT M/IO GND B10 A10 /IOCHRDY W-R LOCK /MEMW B11 A11 AEN GND Dự trữ /MEMR B12 A12 A19 Dự trữ BE3 /IOW B13 A13 A18 Dự trữ (Steg) /IOR B14 A14 A17 Dự trữ -BE2 /DACK3 B15 A15 A16 GND (Steg) DREQ3 B16 A16 A15 (Steg) BE2 /DACK1 B17 A17 A14 BE1 BE0 DREQ1 B18 A18 A13 LA31 GND /DACK0 B19 A19 A12 GND +5V CLK B20 A20 A11 LA30 LA29 IRQ7 B21 A21 A10 LA28 GND IRQ6 B22 A22 A9 LA27 LA26 IRQ5 B23 A23 A8 LA25 LA24 IRQ4 B24 A24 A7 GND (Steg) IRQ3 B25 A25 A6 (Steg) LA16 /DACK2 B26 A26 A5 LA15 LA14 TC B27 A27 A4 LA13 +5V ALE B28 A28 A3 LA12 +5V +5V B29 A29 A2 LA11 GND OSC B30 A30 A1 GND LA10 GND B31 A31 A0 LA9 LA8 /MEM S16 D01 C01 /SBHE LA7 LA6 /IO CS16 D02 C02 LA23 GND LA5 IRQ10 D03 C03 LA22 LA4 +5V IRQ11 D04 C04 LA21 LA3 LA2 IRQ12 D05 C05 LA20 GND (Steg) IRQ13 D06 C06 LA19 (Steg) D16 IRQ14 D07 C07 LA18 D17 D18 /DACK4 D08 C08 LA17 D19 GND DREQ0 D09 C09 /MEMR D20 D21 /DACK5 D10 C10 /MEMW D22 D23 DREQ5 D11 C11 SD8 GND D24 /DACK6 D12 C12 SD9 D25 GND DREQ6 D13 C13 SD10 D26 D27 /DACK7 D14 C14 SD11 D28 (Steg) DRQ7 D15 C15 SD12 (Steg) D29 +5V D16 C16 SD13 GND +5V /MASTER D17 C17 SD14 D30 +5V GND D18 C18 SD15 D31 MAKx MERQx 4. Rãnh cắm 32 bit và 64 bit VLB (VESA Local Bus-Standard): Việc tạo ra các “local bus” nằm trong ý đồ nhằm đạt được mối liên hệ trực tiếp với bộ vi xử lý để làm tăng tốc độ truyền dữ liệu, đặc biệt là khi bộ vi xử lý 80486 ra đời. Chữ VESA bắt nguồn từ tên gọi của Video Electronics Standard Association, tổ chức này đã dành nhiều thời gian để tìm kiếm những giải pháp bằng phần cứng để tận dụng tốc độ xử lý của các bộ vi xử lý thế hệ mới. Rãnh cắm VLB bao gồm một rãnh cắm ISA 16 bit và một rãnh mở rộng nằm thẳng hàng với rãnh ISA. Rãnh VLB có 116 chân ra được sắp xếp như dưới đây: Phía mạch in Phía linh kiện 64 bit 32 bit 32 bit 64 bit DAT01 B01 A01 DAT00 DAT03 B02 A02 DAT02 GND B03 A03 DAT04 DAT05 B04 A04 DAT06 DAT07 B05 A05 DAT08 DAT09 B06 A06 GND DAT11 B07 A07 DAT10 DAT13 B08 A08 DAT12 DAT15 B09 A09 Vcc GND B10 A10 DAT14 DAT17 B11 A11 DAT16 Vcc B12 A12 DAT18 DAT19 B13 A13 DAT20 DAT21 B14 A14 GND DAT23 B15 A15 DAT22 DAT25 B16 A16 DAT24 GND B17 A17 DAT26 DAT27 B18 A18 DAT28 DAT29 B19 A19 DAT30 DAT31 B20 A20 Vcc DAT62 ADR30 B21 A21 ADR31 DAT63 DAT60 ADR28 B22 A22 GND DAT58 ADR26 B23 A23 ADR29 DAT61 GND B24 A24 ADR27 DAT59 DAT56 ADR24 B25 A25 ADR25 DAT57 DAT54 ADR22 B26 A26 ADR23 DAT55 Vcc B27 A27 ADR21 DAT53 DAT52 ADR20 B28 A28 ADR19 DAT51 DAT50 ADR18 B29 A29 GND DAT48 ADR16 B30 A30 ADR17 DAT49 DAT46 ADR14 B31 A31 ADR15 DAT47 DAT44 ADR12 B32 A32 Vcc DAT42 ADR10 B33 A33 ADR13 DAT45 DAT40 ADR08 B34 A34 ADR11 DAT43 GND B35 A35 ADR09 DAT41 DAT38 ADR06 B36 A36 ADR07 DAT39 DAT36 ADR04 B37 A37 ADR05 DAT37 WBACK# B38 A38 GND BE4# BE0# B39 A39 ADR03 DAT35 Vcc B40 A40 ADR02 DAT33 BE5# BE1# B41 A41 Dự trữ LBS64# BE6# BE2# B42 A42 RESET# LBS64# GND B43 A43 D/C# DAT61 BE7# BE3# B44 A44 M/IO# DAT59 ADS# B45 A45 W/R# DAT57 (Steg) (Steg) B46 A46 (Steg) (Steg) (Steg) (Steg) B47 A47 (Steg) (Steg) LRDY# B48 A48 RDYRTN# LDEV# B49 A49 GND LREQ# B50 A50 IRQ9 GND B51 A51 BRDY# LGNT# B52 A52 BLAST# Vcc B53 A53 ID0 DAT32 ID2 B54 A54 ID1 DAT33 ID3 B55 A55 GND ACK64# ID4 B56 A56 LCLK Dự trữ B57 A57 Vcc LEAD# B58 A58 LBS16# 5. Rãnh cắm 32 bit và 64 bit PCI (Peripheral Component Interconnect-Standard): Tiêu chuẩn này được chính thức đưa ra vào tháng giêng năm 1994 và dự tính áp dụng cho các máy tính PC đến 64 bit tốc độ truyền dữ liệu có thể đạt đến 132Mbyte mỗi giây. Thông thường, bên cạnh 2 hoặc 3 rãnh cắm PCI, các nhà sản xuất vẫn sắp xếp một vài rãnh cắm ISA để người sử dụng có thể ghép nối một cách linh hoạt tùy theo những card đang có sẵn trong tay. Dưới đây là sự mô tả sự sắp xếp chân ra trên rãnh cắm PCI, trong đó mặt A là mặt sắp xếp linh kiện còn mặt B là mặt hàn các chân linh kiện. Chân 5V, mặt A 5V, mặt B 3,3V, mặt A 3,3V, mặt B Chú thích 1 -12V TSRT# -12V TSRT# Bắt đầu 32 bit 2 TCK +12V TCK +12V 3 GND TMS GND TMS 4 TDO TDI TDO TDI 5 +5V +5V +5V +5V 6 +5V INTA# +5V INTA# 7 INTB# INTC# INTB# INTC# 8 INTD# +5V INTD# +5V 9 PRSNT1# Dự trữ PRSNT1# Dự trữ 10 Dự trữ +5V (I/O) Dự trữ +3,3V (I/O) 11 PRSNT2# Dự trữ PRSNT2# Dự trữ 3,3 V - Steg 12 GND GND (Steg) (Steg) 3,3 V – Steg 13 GND GND (Steg) (Steg) 14 Dự trữ Dự trữ Dự trữ Dự trữ 15 GND RST# GND RST# 16 CLK +5V (I/O) CLK +3,3V (I/O) 17 GND GNT# GND GNT# 18 REQ# GND REQ# GND 19 +5V (I/O) Dự trữ +3,3V (I/O) Dự trữ 20 AD[31] AD[30] AD[31] AD[30] 21 AD[29] +3,3V AD[29] +3,3V 22 GND AD[28] GND AD[28] 23 AD[27] AD[28] AD[27] AD[28] 24 AD[25] GND AD[25] GND 25 +3,3V AD[24] +3,3V AD[24] 26 C/BE[3]# IDSEL C/BE[3]# IDSEL 27 AD[23] +3,3V AD[23] +3,3V 28 GND AD[22] GND AD[22] 29 AD[21] AD[20] AD[21] AD[20] 30 AD[19] GND AD[19] GND 31 +3,3V AD[18] +3,3V AD[18] 32 AD[17] AD[16] AD[17] AD[16] 33 C/BE[2]# +3,3V C/BE[2]# +3,3V 34 GND FRAME# GND FRAME# 35 IRDY# GND IRDY# GND 36 +3,3V TRDY# +3,3V TRDY# 37 DEVSEL# GND DEVSEL# GND 38 GND STOP# GND STOP# 39 LOCK# +3,3V LOCK# +3,3V 40 PERR# SDONE PERR# SDONE 41 +3,3V SBO# +3,3V SBO# 42 SERR# GND SERR# GND 43 +3,3V PAR +3,3V PAR 44 C/BE[1]# AD[15] C/BE[1]# AD[15] 46 GND AD[13] GND AD[13] 47 AD[12] AD[11] AD[12] AD[11] 48 AD[10] GND AD[10] GND 49 GND AD[09] GND AD[09] 5V – Steg 50 (Steg) (Steg) GND GND 5V – Steg 51 (Steg) (Steg) GND GND 52 AD[08] CBE[0]# AD[08] CBE[0]# 53 AD[07] +3,3V AD[07] +3,3V 54 +3,3V AD[06] +3,3V AD[06] 55 AD[05] AD[04] AD[05] AD[04] 56 AD[03] GND AD[03] GND 57 GND AD[02] GND AD[02] 58 AD[01] AD[00] AD[01] AD[00] 59 +5V (I/O) +5V (I/O) +3,3V (I/O) +3,3V (I/O) 60 ACK64# REQ64# ACK64# REQ64# 61 +5V +5V +5V +5V 62 +5V +5V +5V +5V Hết 32 bit cách ly với phần 64 bit (Steg) (Steg) (Steg) (Steg) (Steg) (Steg) (Steg) (Steg) 63 Dự trữ GND Dự trữ GND Bắt đầu 64 bit 64 GND C/BE[7]# GND C/BE[7]# 65 C/BE[6]# C/BE[5]# C/BE[6]# C/BE[5]# 66 C/BE[4]# +5V (I/O) C/BE[4]# +3,3 (I/O) 67 GND PAR64 GND PAR64 68 AD[63] AD[62] AD[63] AD[62] 69 AD[61] GND AD[61] GND 70 +5V (I/O) AD[60] +3,3V (I/O) AD[60] 71 AD[59] AD[58] AD[59] AD[58] 72 AD[57] GND AD[57] GND 73 GND AD[56] GND AD[56] 74 AD[55] AD[54] AD[55] AD[54] 75 AD[53] +5V (I/O) AD[53] +3,3V (I/O) 76 GND AD[52] GND AD[52] 77 AD[51] AD[50] AD[51] AD[50] 78 AD[49] GND AD[49] GND 79 +5V (I/O) AD[48] +3,3V (I/O) AD[48] 80 AD[47] AD[46] AD[47] AD[46] 81 AD[45] GND AD[45] GND 82 GND AD[44] GND AD[44] 83 AD[43] AD[42] AD[43] AD[42] 84 AD[41] +5V (I/O) AD[41] +3,3V (I/O) 85 GND AD[40] GND AD[40] 86 AD[39] AD[38] AD[39] AD[38] 87 AD[37] GND AD[37] GND 88 +5V(I/O) AD[36] +3,3V(I/O) AD[36] 89 AD[35] AD[34] AD[35] AD[34] 90 AD[33] GND AD[33] GND 91 GND AD[32] GND AD[32] 92 Dự trữ Dự trữ Dự trữ Dự trữ 93 Dự trữ GND Dự trữ GND 94 GND Dự trữ GND Dự trữ Hết 64 bit Trên đây giới thiệu về các loại khe cắm được dùng trong máy tính. Cho đến nay phần lớn các card ghép nối dùng trong mục đích điều khiển đều được chế tạo để đặt vào rãnh cắm theo tiêu chuẩn ISA, vì thế card giao tiếp trong đồ án này cũng chọn ISA làm tiêu chuẩn để thiết kế. Phần tiếp theo sẽ nói về việc giao tiếp trong máy tính, sự giải mã địa chỉ và các vi mạch được dùng trong card giao tiếp. PHẦN II: GIAO DIỆN GHÉP NỐI VỚI MÁY TÍNH I. Sự giải mã địa chỉ và kết nối bus dữ liệu: Vùng vào/ra của máy tính PC đã chiếm giữ 64KByte của bộ nhớ tổng cộng với dung lượng hàng vài MByte trở lên. Vì vậy vùng vào/ra của một card mở rộng không được phép bao trùm lên vùng địa chỉ vào/ra của máy tính. Khi đưa một card mở rộng vào sử dụng thì việc đầu tiên phải lưu ý chính là địa chỉ hoạt động của card này. Dưới đây là sự sắp xếp của vùng địa chỉ vào/ra của máy tính PC/AT. Địa chỉ vào/ra (HEX) Chức năng 000 – 01F Bộ điều khiển DMA 1 (8237) 020 – 03F Bộ điều khiển ngắt 1 (8259) 040 – 047 Bộ phát thời gian (8254) 060 – 06F Bộ kiểm tra bàn phím (8042) 070 – 07F Thanh ghi mặt nạ NMI (non maskable interrupt) 080 – 09F Thanh ghi trang DMA (74LS612) 0A0 – 0BF Bộ điều khiển ngắt 2 (8259) 0C0 – 0DF Bộ điều khiển DMA 2 (8237) 0E0 – 0EF Dự trữ cho main board 0F8 – 0FF Bộ đồng xử lý toán học 80x87 1F0 – 1F8 Bộ điều khiển đĩa cứng 200 – 20F Cổng dùng cho trò chơi (Joystick) 278 – 27F Cổng song song 2 (LPT2) 2B0 – 2DF Card EGA 2 2E8 – 2EF Cổng nối tiếp 4 (COM4) 2F8 – 2FF Cổng nối tiếp 2 (COM2) 300 – 31F Dùng cho card mở rộng 320 – 32F Đĩa cứng 360 – 36F Cổng nối mạng (LAN) 378 – 37F Cổng song song 1 (LPT1) 380 – 38F Cổng nối tiếp đồng bộ 2 3A0 –3AF Cổng nối tiếp đồng bộ 1 3B0 – 3B7 Màn hình đơn sắc (Hercule) 3C0 – 3CF Card EGA 3D0 – 3DF Card CGA 3E8 – 3EF Cổng nối tiếp 3 (COM3) 3F0 – 3F7 Bộ điều khiển đĩa mềm 3F8 – 3FF Cổng nối tiếp 1 (COM1) Từ bảng trên ta thấy các địa chỉ 300H đến 31FH đã được dự định để dùng cho các card mở rộng. Các đường địa chỉ được sử dụng đối với vùng này là A0 đến A9. Thông thường thì các địa chỉ này là cố định và tại các địa chỉ này máy tính trao đổi dữ liệu với card mở rộng. Nhiệm vụ của card được gắn vào là so sánh các đường dẫn địa chỉ ở máy tính với các địa chỉ đã được thiết lập xem có thống nhất không và thông báo sự đánh giá ở một bộ điều khiển logic. Chỉ khi có sự thống nhất địa chỉ một cách chính xác mới có thể tiến hành việc trao đổi dữ liệu với máy tính. Thông thường thì trên một card mở rộng có nhiều khối chức năng như: bộ biến đổi A/D, bộ biến đổi D/A, khối xuất/nhập dữ liệu số,... các khối này được trao đổi dưới những địa chỉ khác nhau từ máy tính. Dưới đây là một mạch giải mã điển hình thường gặp trên các card mở rộng: các đường dữ liệu /CS0 /CS1 /CS2 /CS3 /CS4 /CS5 /CS6 /CS7 đọc viết Bộ giải mã địa chỉ 74HC688 so sánh các đườnng dẫn địa chỉ A2 đến A9 xem có thống nhất với các địa chỉ cơ bản được thiết lập trên card mở rộng bằng chuyển mạch DIP. 74HC688 so sánh hai trong số 8 bit xem có giống nhau không và khi các bit xếp kề sát đồng nhất sẽ tạo ra một tín hiệu [0] ở chân 19 (P = Q). Ngoài sự so sánh đó, nó còn qui định về quyền sử dụng một lối vào được kích hoạt /G. Chừng nào mà chân này còn ở mức [1] thì tín hiệu lối ra của bộ so sánh vẫn giữ nguyên mức [1] độc lập với mức logic xếp kề sát. Bình thường thì chân này được nối với tín hiệu AEN. Chỉ khi tín hiệu này ở mức [0] thì các dữ liệu có giá trị mới nằm trên bus. Do được chế tạo bằng công nghệ CMOS thì đối với các tín hiệu của bus PC, linh kiện này thực tế tỏ ra là không tải. Mạch logic của bộ giải mã sinh ra từ các đường địa chỉ A0 và A1, tín hiệu đánh giá của bộ so sánh địa chỉ và hai tín hiệu /IOR, /IOW các tín hiệu lựa chọn đối với các địa chỉ A0 và A1 cho phép trao đổi với bốn chức năng khác nhau khi đọc vào hoặc khi ghi, card mở rộng cũng chiếm bốn địa chỉ. Mạch logic của bộ giải mã có chứa hai vi mạch 74HC00 và 74HC138. Ba cổng NAND làm cho bộ đệm bus 74HC245 sau đấy chỉ được kích hoạt (/G = [0]) khi các điều sau được thực hiện: thứ nhất là card mở rộng cắm thêm vào đã trao đổi được (chân 19 của của vi mạch 74HC688 bằng [0]) và thứ hai là một chu trình đọc hoặc là chu trình ghi được thực hiện (/IOR = [0] hoặc là /IOW = [0]). Khi mà chỉ một điều kiện không được thực hiện thì chân ra /G của 74HC245 giữ nguyên là [1] và bộ đệm bus dừng lại trong trạng thái điện trở cao. Ngoài ra, mạch logic của bộ giải mã còn có chứa một linh kiện đặc biệt làm đơn giản đáng kể cho bộ mã. Vi mạch 74HC138 có chứa một bộ giải mã 1 trong 8 với ba tín hiệu lựa chọn chip. Nhờ một con số nhị phân, ở linh kiện này ta có thể lựa chọn đúng lối ra từ trong số tám lối ra. Lối ra đã được lựa chọn sau đó sẽ nhận mức [0], trong khi tất cả các lối khác vẫn giữ nguyên mức logic [1]. Trong mạch điện được minh họa trên, các bit địa chỉ A0 và A1 cũng như tín hiệu /IOR đặt đến các lối vào địa chỉ A, B và C. Bộ giải mã logic đảm nhiệm đồng thời sự điều khiển của bộ đệm bus hai chiều 74HC245, bộ này nối các đường dữ liệu của rãnh cắm PC với các đường của card mở rộng. Sự nối ghép này là rất quan trọng, nhờ vậy mà các mức tín hiệu trên đường dữ liệu không bị ảnh hưởng lẫn nhau. Nó chứa 8 bộ đệm với các lối ra ba trạng thái (Tri-state) để trao đổi thông tin giữa các đường dữ liệu theo hai hướng. Hướng được xác định bằng mức logic ở ngõ vào DIR: DIR = [0]: chuyển dữ liệu B à A, và ngược lại khi DIR = [1]: chuyển dữ liệu A à B. Việc chuyển hướng dữ liệu cho phép quản lý một cách đơn giản nhất bằng tín hiệu /IOR, ta có thể nối trực tiếp đến chân DI R. Dĩ nhiên là cổng dữ liệu A được nối với các đường dữ liệu của rãnh cắm PC và cổng dữ liệu B với đường dẫn dữ liệu của card mở rộng. Vì thế đảm bảo rằng bộ đệm bus 74HC245 chỉ sắp xếp những dữ liệu trên bus dữ liệu của máy tính PC. Các tín hiệu lựa chọn chip CS0 đến CS7 có thể được sử dụng để lựa chọn các khối chức năng khác nhau. Bằng bốn tín hiệu CS0 đến CS3 có thể điều khiển các khối ngoại vi để đọc các dữ liệu. Cũng tương tự như vậy các tín hiệu CS4 đến CS7 đóng vai trò kích hoạt khối ngoại vi cần nhập các dữ liệu từ máy tính PC. II. Giới thiệu vi mạch 8255A: Vi mạch 8255A là vi mạch giao tiếp ngoại vi lập trình được PPI (Programmable Peripheral Interfacer). Nó thường được dùng trong các card cắm thêm vào máy tính để kết nối giao tiếp song song giữa Vi xử lý và thiết bị điều khiển bên ngoài. PA3 PA2 PA1 PA0 RD\ CS\ GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2 PA4 PA5 PA6 PA7 WR\ RESET D0 D1 D2 D3 D4 D5 D6 D7 Vcc PB7 PB6 PB5 PB4 PB3 8255A 1. Sơ đồ chân của 8255A: 8255A D0-D7 RD\ WR\ RESET A0 A1 CS\ PA0-PA7 PB0-PB7 PC0-PC3 PC4-PC7 Sơ đồ chân và sơ đồ logic của vi mạch 8255A A1 A0 RD\ WR\ CS\ Hoạt động L L L H L Port A à Bus dữ liệu L H L H L Port Bà Bus dữ liệu H L L H L Port Cà Bus dữ liệu L L H L L Bus dữ liệu à Port A L H H L L Bus dữ liệu à Port B H L H L L Bus dữ liệu à Port C H H H L L Bus dữ liệu à Từ điều khiển x x x x H Bus dữ liệu ở chế độ Hi-Z H H L H L Cấm x x H H L Bus dữ liệu ở chế độ Hi-Z Bảng trạng thái của 8255A 2. Cơ chế hoạt động của 8255A: Khi chân RESET ở mức [1], 8255A sẽ được khởi động, nó sẽ thả nổi tất cả 24 chân liên quan tới các cửa vào/ra. Chế độ này kéo dài tới khi chương trình ứng dụng viết từ điều khiển vào thanh ghi điều khiển để xác định chế độ làm việc của 8255A. Ba chế độ hoạt động cơ bản của 8255A là: - Chế độ 0: vào/ra thông thường. - Chế độ 1: chốt vào/ra. - Chế độ 2: bus hai chiều. Từ điều khiển dùng để định nghĩa chế độ làm việc cho 8255A. D7 D6 D5 D4 D3 D2 D1 D0 Nhóm B Port C (thấp) 1 = nhập 0 = xuất Port B 1 = nhập 0 = xuất Chọn chế độ 0 = chế độ 0 1 = chế độ 1 Nhóm A Port C (cao) 1 = nhập 0 = xuất Port A 1 = nhập 0 = xuất Chọn chế độ 00 = chế độ 0 01 = chế độ 1 1x = chế độ 2 Cờ lập chế độ 1 = tích cực Cấu trúc từ điều khiển của 8255A: Chế độ 0: Từ điều khiển 1 0 0 D4 D3 0 D1 D0 Chế độ 0 xác lập hai port 8 bit (A và B) và hai port 4 bit (nửa cao và nửa thấp của port C). Bất kỳ port nào cũng có thể nhập hoặc xuất dữ liệu tùy theo các bit D4, D3, D1 và D0. Dữ liệu được chốt khi nhập (còn khi xuất thì không). Chế độ 1: Từ điều khiển 1 0 1 D4 D3 1 D1 D0 Chế độ này cả hai port A và B làm việc ở chế độ xuất/nhập có chốt. Port A và B hoạt động độc lập nhau, mỗi port có 4 bit điều khiển/dữ liệu được hình thành từ 4 bit cao và 4 bit thấp của port C. Nhóm A được cấu hình ở chế độ 1: * Port A là port nhập dữ liệu: Từ điều khiển PC4 PC5 PC3 INTE A RD\ PC6,7 PA0-PA7 I/O INTRA IBFA STBA\ 1 0 1 1 D3 x x x PC6,7 1 = nhập 0 = xuất - STBA\ (PC4): mức 0 tại ngõ vào này sẽ làm cho dữ liệu được chốt vào port A. Thiết bị ngoại vi dùng tín hiệu này để báo cho 8255A biết dữ liệu vào đã sẵn sàng. - IBFA (PC5): ngõ ra này lên mức 1 để báo rằng bộ đệm đã đầy. Khi chân này ở mức 0 thì thiết bị ngoại vi có thể gởi dữ liệu mới tới 8255A. - INTRA (PC3): tín hiệu ở ngõ ra này được dùng như một yêu cầu ngắt. Ngõ ra này lên mức 1 khi STBA ở mức 0, IBFA và cờ hiệu INTRA ở mức 1. Tín hiệu INTEA tự động được xóa khi CPU nhập từ 8255A. Cờ hiệu cho phép ngắt (INTE) được điều khiển bằng cách đặt hoặc xóa bit PC4. - Các bit PC6 và PC7 là các bit xuất nhập bình thường phụ thuộc vào bit D3 trong từ điều khiển. * Port A là port xuất dữ liệu: Từ điều khiển PC6 PC7 PC3 INTE A WR\ PC4, 5 PA0-PA7 I/O INTRA ACKA\ OBFA\ 1 0 1 0 D3 x x x PC4, 5 1 = nhập 0 = xuất - OBFA\ (PC7): ngõ ra này sẽ xuống mức 0 khi bộ đệm xuất đầy để báo cho thiết bị ngoại vi biết port A đang xuất ra dữ liệu mới. - ACKA\ (PC6): ngõ vào này được thiết bị ngoại vi đặt mức 0 để báo cho 8255A biết dữ liệu port A được chấp nhận. - INTRA (PC3): ngõ ra này có cùng mục đích như trong trường hợp nhập. Cờ cho phép ngắt được điều khiển bằng cách đặt hoặc xóa bit PC6. - Các bit PC4 và PC5 là các bit xuất nhập bình thường phụ thuộc vào bit D3 trong từ điều khiển. Nhóm B được cấu hình ở chế độ 1: * Port B là port nhập dữ liệu: Từ điều khiển PC2 PC1 PC0 INTE B RD\ PC4,5 PB0-PB7 I/O INTRB IBFB STBB\ 1 x x x x 1 1 x - STBB\ (PC2), IBFB (PC1) và INTRB (PC0) có chức năng tương tự như trong trường hợp port A nhập. Cờ hiệu cho phép ngắt (INTE) được điều khiển bằng cách đặt hoặc xóa bit PC2. * Port B là port xuất dữ liệu: Từ điều khiển PC2 PC1 PC0 INTE B WR\ PC4, 5 PB0-PB7 I/O INTRB ACKB\ OBFB\ 1 x x x x 1 0 x Chế độ 2: Chế độ này là chế độ xuất/nhập hai chiều được chốt. Trong chế độ này, port A được dùng cho xuất và nhập, 5 bit của port C được dùng để chỉ trạng thái và điều khiển port A. 1 1 x x x D2 D1 D0 PC0-2 1 = nhập 0 = xuất Port B 1 = nhập 0 = xuất Chế độ nhóm B 0 = chế độ 0 1 = chế độ 1 Từ điều khiển PC7 PC6 PC4 INTE 1 WR\ PC2, 1,0 PA0-PA7 I/O STBA\ ACKA\ OBFA\ RD\ PC3 INTRA\ PC5 INTE 2 IBFA - OBFA\ (PC6): bộ đệm ngõ ra đã đầy. - ACKA\ (PC7): tín hiệu báo chấp nhận dữ liệu. - IBFA (PC5): bộ đệm ngõ vào đầy. - STBA\ (PC4): dữ liệu đang sẵn sàng ở ngõ vào. - INTRA (PC3): tín hiệu yêu cầu ngắt, được sử dụng cho xuất/nhập. Khi nhóm A ở chế độ 2 thì nhóm B chỉ có thể ở chế độ 0 hoặc 1. Tuy nhiên, nếu nhóm B ở chế độ 0 thì chỉ có 3 bit PC0-PC2 được sử dụng cho xuất/nhập vì nhóm A đã mượn bit PC3 để sử dụng như một yêu cầu ngắt. Thông thường, nếu nhóm A ở chế độ 2 thì các bit PC0-PC2 sẽ được nối với các chân trạng thái và điều khiển của thiết bị nối với port A. Port B cũng có thể được dùng cho mục đích này. Việc đặt/xóa bit đối với port C Ta có khả năng lập và xóa từng bit. Nếu bit 7 của từ điều khiển là 0, 8255A sẽ hiểu là lệnh đặt/xóa bit port C có nghĩa, cho phép lập/xóa bất kỳ bit nào của port C. Khả năng đặt/xóa từng bit riêng lẻ là rất thuận tiện cho ứng dụng khi các bit riêng rẽ được dùng để điều khiển tách biệt các chức năng bên ngoài. D7 x x x D3 D2 D1 D0 Đặt/xóa bit 1 = đặt (set) 0 = xóa (reset) Chọn bit 0 1 2 3 4 5 6 7 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 Cờ đặt/xóa bit 0 = tích cực Từ điều khiển đặt/xóa bit PHẦN III: card GIAO tiếp MÁY TÍNH I. Card giao tiếp: Việc thực hiện chức năng giao tiếp trong card được vi mạch 8255 đảm nhận. Các tín hiệu ghi và đọc /IOR và /IOW được nối trực tiếp đến các chân tương ứng ở vi mạch 8255. Cũng như vậy đối với đường dẫn Reset của rãnh cắm PC được dẫn đến chân Reset tương ứng của vi mạch 8255. Trong card co