Đồ án Nghiên cứu, thiết kế và chế tạo thiết bị đo các đại lượng không điện

P- trọng lượng phao. h- chiều cao phần ngập trong chất lưu của phao. S- tiết diện mặt cắt ngang của phao. - khối lượng riêng của chất lưu. g- gia tốc trọng trường. Trên sơ đồ hình 1.10c sử dụng một cảm biến áp suất vi sai dàng màng (1) đặt sát đáy bình chứa. Một mặt của màng cảm biến chịu áp suất chất lưu gây ra: Mặt khác của màng cảm biến chịu tác động của áp suất p0 bằng áp suất ở đỉnh bình chứa. Chênh lệch áp suất p- p0 sinh ra lực tác dụng lên màng của cảm biến làm nó biến dạng. Biến dạng của màng tỉ lệ với chiều cao h của chất lưu trong bình chứa, được chuyển đổi thành tín hiệu điện nhờ các bộ biến đổi điện thích hợp. 1.3.2.3. Phương pháp điện Các cảm biến đo mức bằng phương pháp điện hoạt động theo nguyên tắc chuyển đổi trực tiếp biến thiên mức chất lỏng thành tín hiệu điện dựa vào tính chất điện của chất lưu. Các cảm biến thường dùng là cảm biến độ dẫn và cảm biến điện dung. a. Cảm biến độ dẫn Các cảm biến loại này dùng để đo mức chất lưu có tính dẫn điện ( độ dẫn điện 50). Trên hình 1.11 giới thiệu một số cảm biến độ dẫn đo mức thông dụng. Hình 1.11 Cảm biến độ dẫn Sơ đồ cảm biến hình 1.11a gồm hai điện cực hình trụ nhúng trong chất lỏng dẫn điện. Trong chế độ đo liên tục, các điện cực được nối với nguồn nuôi xoay chiều 10V (để tránh hiện tượng phân cực của các điện cực). Dòng điện chạy qua các điện cực có biên độ tỉ lệ với chiều dài của phần điện cực nhúng chìm trong chất lỏng. Sơ đồ cảm biến hình 1.11b chỉ sử dụng một điện cực, điện cực thứ hai là bình chứa bằng kim loại. Sơ đồ cảm biến hình 1.11c dùng để phát hiện ngưỡng, gồm hai điện cực ngắn đặt theo phương ngang, điện cực còn lại nối với thành bình kim loại, vị trí mỗi điện cực ngắn ứng với một mức ngưỡng. Khi mức chất lỏng đạt tới điện cực, dòng điện trong mạch thay đổi mạnh về biên độ. b. Cảm biến tụ điện Khi chất lỏng là chất cách điện, có thể tọa tụ điện bằng hai điện cực hình trụ nhúng trong chất lỏng hoặc một điện cực kết hợp với điện cực thứ hai là thành bình chứa bằng kim loại. Chất điện môi giữa hai điện cực chính là chất lỏng ở phần điện cực bị ngập và không khí ở phần không có chất lỏng. Việc đo mức chất lưu được chuyển thành đo điện dung của tụ điện, điện dung này thay đổi theo mức chất lỏng trong bình chứa. Điều kiện để áp dụng phương pháp này hằng số điện môi của chất lỏng phải lớn hơn đáng kể hằng số điện môi của không khí (thường là gấp đôi). Trong trường hợp chất lưu là chất dẫn điện, để tạo tụ điện người ta dùng một điên cực kim loại bên ngoài có phủ cách điện, lớp phủ đóng vai trò chất điện môi còn chất lưu đóng vai trò điện cực thứ hai. 1.3.2.4. Phương pháp bức xạ Cảm biến bức xạ cho phép đo mức chất lưu mà không cần tiếp xúc với môi trường đo, ưu điểm này rất thích hợp khi đo mức ở điều kiện môi trường đo có nhiêt độ, áp suất cao hoặc môi trường có tính ăn mòn mạnh. Trong phương pháp này cảm biến gồm một nguồn phát tia (1) và bộ thu (2) đặt ở hai phía của bình chứa. Nguồn phát thường là một nguồn tia bức xạ tia (nguồn 60Co hoặc 137Cs), bộ thu là một nguồn iôn hóa. Ở chế độ phát hiện mức ngưỡng(hình 1.12a), nguồn phát và bộ thu đặt đối diện nhau ở vị trí ngang mức ngưỡng cần phát hiện, chùm tia của nguồn phát mảnh và gần như song song. Tùy thuộc vào mức chất lưu (3) cao hơn hay thấp hơn mức ngưỡng mà chùm tia đến bộ thu sẽ bị suy giảm hoặc không, bộ thu sẽ phát ra tín hiệu tương ứng với các trạng thái so với mức ngưỡng. Ở chế độ đo mức liên tục (hình 1.12b), nguồn phát (1) phát ra chùm tia với một góc mở rộng quét lên toàn bộ chiều cao của mức chất lưu cần kiểm tra và bộ thu. Hình 1.12 Cảm biến đo mức bằng tia bức xạ Khi mức chất lưu (3) tăng do sự hấp thụ của chất lưu tăng, chùm tia đến bộ thu (2) sẽ bị suy giảm, do đó tín hiệu ra từ bộ thu giảm theo. Mức độ suy giảm của chùm tia bức xạ tỉ lệ với mức chất lưu trong bình chứa. Chương 2: Xử lý dữ liệu 2.1 Chuyển đổi tương tự số(ADC) Ngày nay việc truyền đạt tín hiệu cũng như quá trình điều khiển và chỉ thị phần lớn được thực hiện theo phương pháp số. Trong khi đó tín hiệu tự nhiên có dạng tương tự như nhiệt độ, áp suất, cường độ ánh sáng, tốc độ quay, tín hiệu âm thanh… Để kết nối giữa nguồn tín hiệu tương tự với các hệ thống xử lý số người ta dùng các mạch chuyển đổi tương tự sang số (ADC) nhằm biến đổi tín hiệu tương tự sang số hoặc trong trương hợp ngược lại càn biến đổi tín hiệu số sang tương tự thì dùng các mạch DAC (Digital Analog Converter ). 2.1.1 Các nguyên tắc chuyển đổi tương tự số 2.1.1.1 Sơ đồ mạch Mạch chuyển đổi tín hiệu tương tự sang số, chuyển một tín hiệu ngõ vào tương tự ( dòng điện hay điện áp) thành dạng mã số nhị phân có giá trị tương ứng. Chuyển đổi ADC có rất nhiều phương pháp. Tuy nhiên, mỗi phương pháp đều có những thông số cơ bản khác nhau: + Độ chính xác của chuyển đổi AD. + Tốc độ chuyển đổi. + Dải biến đổi của tín hiệu tương tự ngõ vào. Hình2.1 : Sơ đồ khối tổng quát của mạch ADC 2.1.1.2Nguyên tắc hoạt động - Đầu tiên kích xung start để bộ ADC hoạt động. - Tại một tần số được xác định bằng xung clock bộ điều khiển làm thay đổi thành số nhị phân được lưu trữ trong thanh ghi- Số nhị phân trong thanh ghi được chuyển thành dạng điện áp V’a bằng bộ chuyển đổi DA. - Bộ so sánh, so sánh V’a với điện áp ngõ vào Va. Nếu V’a Va ngõ ra của bộ so sánh xuống mức thấp và quá trình thay đổi số của thanh ghi ngừng. Lúc này V’a gần bằng Va, những số trong thanh ghi là những số cần chuyển đổi. 2.1.2 Các phương pháp chuyển đổi AD 2.1.2.1. Phương pháp tích phân (Intergration method) Phương pháp tích phân cũng giống như phương pháp chuyển đổi ADC dùng tín hiệu dốc đôi (Dual- Slope- ADC). Cấu trúc mạch điện đơn giản hơn nhưng tốc độ chuyển đổi chậm. a. Sơ đồ mạch Hình 2.2 Sơ đồ nguyên lý cơ bản của mạch chuyển đổi AD Dùng phương pháp tích phân b. Nguyên tắc hoạt động - Khi có xung start mạch đếm đưa về trạng thái reset. Mạch logic điều khiển khoá K ở vị trí 1, điện áp tương tự Vin được nạp vào tụ C với thời hằng t1 tín hiệu ngõ ra của mạch tích phân giảm dần, và cho đến khi nhỏ hơn 0V thì ngõ r a của bộ so sánh lên mức 1, do đó mạch logic điều khiển mở cổng cho xung clock vào mạch đếm. Sau khoảng thời gian t1 mạch đếm tràn, mạch logic điều khiển khoá K ở vị trí 0, khi đó điện áp âm Vref được đưa vào ngõ vào của mạch tích phân, tụ điện C xả điện với tốc độ không đổi, sau khoảng thời gian t2 tín hiệu ngõ ra của mạch tích phân tăng dần, do đó ngõ ra của mạch so sánh xuống mức thấp làm cho mạch logic điều khiển đóng cổng và báo kết thúc chuyển đổi. Trong suốt khoảng thời gian xả điện t2 mạch đếm vẫn tiếp tục đếm kết quả của mạch đếm cũng chính là tín hiệu số cần chuyển đổi tương ứng với điện áp tương tự ngõ vào Vin. Mối quan hệ giữa điện áp ngõ vào Vin và điện áp chuẩn Vref với t1, t2 t1 =2n/fck: thời gian mạch đếm từ 0 đến khi tràn. t2 =N/fck : thời gian mạch đếm từ khi tràn đến kết quả sau cùng. - Biểu thức này không phụ thuộc vào thời hằng RC, cũng như số xung clock (nếu mạch làm việc ổn định). - Các tín hiệu tương tự Vin qua mạch tích phân nên các tín hiệu nhiễu đều bị loại bỏ. - Nhược điểm của mạch này là thời gian chuyển đổi chậm, giữa 2n chu kỳ xung clock trong lần lấy tích phân trong thời gian t1 va N chu kỳ trong lần lấy tích phân trong thời gian t2. Thời gian chuyển đổi lớn nhất khi t1=t2. Thời gian chuyển đổi: T = t1+t2 2.1.2.2 Phương pháp ADC xấp xỉ liên tiếp(Successive- Approximation ADC) Đây là một trong những phương pháp được sử dụng rộng rãi. Tuy nhiên, mạch điện có phức tạp nhưng thời gian chuyển đổi ngắn hơn. Phương pháp chuyển đổi ADC xấp xỉ liên tiếp có thời gian chuyển đổi cố định không phụ thuộc vào điện áp ngõ vào. a. Sơ đồ mạch Hình 2.3 Sơ đồ chuyển đổi ADC dùng phương pháp xấp xỉ liên tiếp Hoạt động : Khi có sườn xuống của xung start thì ADC bắt đầu chuyển đổi. - Mạch logic điều khiển đặt bit có nghĩa lớn nhất (Most Signifi cant Bit) của thanh ghi điều khiển lên mức cao và tất cả các bit còn lại ở mức thấp. Số nhị phân ra ở mạch thanh ghi điều khiển được qua mạch DAC để tạo ra điện áp tham chiếu V’a. Nếu V’a > Va thì ngõ ra bộ so sánh xuống mức thấp, làm cho mạch logic điều khiển xoá bit MSB xuống mức thấp. Nếu V’a <Va thì ngõ ra của bộ so sánh vẫn ở mức cao và làm cho mạch logic điều khiển giữ bit MSB ở mức cao. Tiếp theo mạch logic điều khiển đưa bit có nghĩa kế bit MSB lên mức cao và tạo ở ngõ ra khối DAC một điện áp tham chiếu Va’ rồi đem so sánh tương tự như bit MSB ở trên. Quá trình này cứ tiếp tục cho đến bit cuối cùng trong thanh ghi điều khiển. Lúc đó V’a gần bằng Va ngõ ra của mạch logic điều khiển báo kết thúc chuyển đổi. Như vậy mạch chuyển đổi ra n bít chỉ mất n chu kỳ xung clock nên có thể đạt tốc độ rất cao. Tuy nhiên mạch ADC xấp xỉ liên tiếp lại không thể đáp ứng với tín hiệu tương tự vào biến đổi cực nhanh. 2.1.2.3 Phương pháp song song (paralled method) Mạch ADC dùng nguyên tắc chuyển đổi song song hay cong gọi là phương pháp ADC nhanh, có cấu trúc mạch điện phức tạp nhưng tốc độ chuyển đổi rất cao. Trong vài trường hợp người ta cần mạch chuyển đổi ADC có tốc độ rất cao vì những tín hiệu biến đổi nhanh nên khi chuyển sang dạng số người ta cần mạch ADC có tốc độ cao. a. Sơ đồ mạch(hình 2.4) Hình2.4 Sơ đồ khối mạch chuyển đổi AD dùng phương pháp song song b. Hoạt động: Mạch bao gồm: khối so sánh song song và mạch mã hoá. Tín hiệu tương tự được đưa vào các mạch so sánh cùng một lúc, các trạng thái ra của mạch so sánh được đưa vào các flip flop D để đưa đến bộ mã hoá, đầu ra của mạch mã hoá chính là đầu ra của mạch ADC. Mạch so sánh và mạch mã hoá là loại mạch có tốc độ xử lý rất cao nên tổng thời gian trễ chỉ vài chục ns, nhờ vậy sự chuyển đổi xảy ra rất nhanh. Tuy nhiên với mạch ADC ở 3 bit thì nó đòi hỏi 7 bộ so sánh khi ở 6 bit thì cần đến 63 bộ so sánh, đó là nhược điểm của mạch ADC dùng phương pháp so sánh. Bảng 2.1: Bảng sự thật của mạch chuyển đổi Điện áp vào Ngõ ra bộ so sánh Tín hiệu số ngõ ra Vin/VLSB K7 K6 K5 K4 K3 K2 K1 D1 D2 D3 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 2 0 0 0 0 0 1 1 0 1 0 3 0 0 0 0 1 1 1 0 1 1 4 0 0 0 1 1 1 1 1 0 0 5 0 0 1 1 1 1 1 1 0 1 6 0 1 1 1 1 1 1 1 1 0 7 1 1 1 1 1 1 1 1 1 1 Xử lý dữ liệu số với bộ vi điều khiển AT89C51 Trong thực tế để xử lý tín hiệu số, người ta sử dụng các bộ vi điều khiển on chip. AT89C51 là một trong những bộ vi điều khiển được sử dụng rộng rãi. Bộ vi điều khiển viết tắt là Micro-controller, là mạch tích hợp trên một chip có thể lập trình được, dùng để điều khiển hoạt động của một hệ thống. Theo các tập lệnh của người lập trình, bộ vi điều khiển tiến hành đọc, lưu trữ thông tin, xử lý thông tin, đo thời gian và tiến hành đóng mở một cơ cấu nào đó. 2.2.1 Khảo sát bộ vi điều khiển 8051 IC vi điều khiển 8051 thuộc họ MCS51 có các đặc điểm sau: - 4 kbyte ROM ( được lập trình bởi nhà sản xuất). - 128 byte RAM - 4 port vào, ra 8bit - Hai bộ định thời 16 bit - Giao tiếp nối tiếp - 64 KB không gian bộ nhớ chương trình mở rộng - 64 KB không gian bộ nhớ dữ liệu mở rộng - Một bộ xử lý đơn bit - 210 bit được địa chỉ hóa - Bộ nhân/chia 4ms. 2.2.2 Cấu trúc bên trong của AT89C51 Hình 2.5: Sơ đồ khối 8051 a. Port 0: là port có hai chức năng ở trên chân từ 32 đến 39 trong các thiêt kế cỡ nhỏ( không dùng bộ nhớ mở rộng) có hai chức năng như đường IO. Đối với các thiết kế cỡ lớn ( với bộ nhớ mở rộng) nó được kết hợp kênh giữa các bus. b. Port 1: port 1 là một port I/O trên các chân 1-8. Các chân được ký hiệu P1.0, P1.1,... có thể dùng cho các thiết bị ngoài nếu cần. Port 1 không có chức năng khác, vì vậy chúng ta chỉ được dùng trong giao tiếp với các thiết bị ngoài. c. Port2: port2 là một port công dụng kép trên các chân 21-28 được dùng như các đường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết kế dùng bộ nhớ mở rộng. d. Port3: port3 là một port công dụng kép trên các chân 10-17. Các chân của port này có nhiều choc năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8051 như ở bảng sau: Bảng 2.2: Chức năng của các chân trên port3 Bit Tên Chức năng chuyển đổi P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 RXD TXD INT0 INT1 T0 T1 WR RD Dữ liệu nhận cho port nối tiếp Dữ liệu phát cho port nối tiếp Ngắt 0 bên ngoài Ngắt1 bên ngoài Ngõ vào của timer/counter 0 Ngõ vào của timer/counter 1 Xung ghi bộ nhớ dữ liệu ngoài Xung đọc bộ nhớ dữ liệu ngoài e. PSEN (Program Store Enable ) : 8051 có 4 tín hiệu điều khiển PSEN là tín hiệu ra trên chân 29. F. ALE (Address Latch Enable ) : Tín hiệu ra ALE trên chân 30. g. EA (External Access) : Tín hiệu vào EA trên chân 31 thường được mắc lên mức cao (+5V) hoặc mức thấp (GND). Người ta còn dùng chân EA làm chân cấp điện áp 21V khi lập trình cho EFROM trong 8051. h. SRT (Reset) : Ngõ vào RST trên chân 9 là ngõ reset của 8051. Khi tín hiệu này được đưa lên mức cao (trong ít nhất 2 chu kỳ máy), các thanh ghi trong 8051 được tải những giá trị thích hợp để khởi động hệ thống. i. Các ngõ vào bộ dao động trên chip: Nó thường được nối với thạch anh giữa hai chân 18 và 19. Các tụ giữa cũng cần thiết như đã vẽ. Tần số thạch anh thông thường là 12MHZ. j. Các chân nguồn: 8051 vận hành với các nguồn đơn +5V. Vcc được nối vào chân 40 và Vss (GND) được nối vào chân 20. 2.2.3 Tổ chức bộ nhớ : 8051 có bộ nhớ theo cấu trúc Harvard: có những vùng cho bộ nhớ riêng biệt cho chương trình dữ liệu. Như đã nói ở trên, cả chương trình và dữ liệu có thể ở bên trong 8051, dù vậy chúng có thể được mở rộng bằng các thành phần ngoài lên đến tối đa 64 Kbytes bộ nhớ chương trình và 64 Kbytes bộ nhớ dữ liệu. Bộ nhớ bên trong bao gồm ROM (8051) và RAM trên chip, RAM trên chip bao gồm nhiều phần: phần lưu trữ đa dụng, phần lưu trữ địa chỉ hoá tong bít, các bank thanh ghi và các thanh ghi chức năng đặc biệt. FFF FFF Bộ nhớ Bộ nhớ chương trình dữ liệu được chọn được chọn qua PSEN qua WR FF Vaứ RD 00 0000 0000 Hình2.6 Tóm tắt các vùng bộ nhớ của 8051 Hai đặc tính cần lưu ý là: Các thanh ghi và các port xuất nhập đã được xếp trong bộ nhớ và có thể được truy xuất trực tiếp như các địa chỉ bộ nhớ khác. Ngăn xếp bên trong RAM nội nhỏ hơn so với RAM ngoài như trong các bộ vi xử lý khác. * Chi tiết về bộ nhớ RAM trên chip: Ta có thể they trên hình dưới đây, RAM bên 8051 được phân chia giữa các bank thanh ghi (00- 1FH), RAM địa chỉ hoá tong bit (20H- 2FH), RAM đa dụng (30H- 7FH) và các thanh ghi chức năng đặc biệt (80H- FFH). RAM đa dụng Bảng 2.3: Bảng tóm tắt bản đồ vùng nhớ trên chip data 8051 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 18 17 10 0F 08 07 00 RAM đa dụng 7F 7E 7D 7C 7B 7A 79 78 77 76 75 74 73 72 71 70 6F 6E 6D 6C 6B 6A 69 68 67 66 65 64 63 62 61 60 5F 5E 5D 5C 5B 5A 59 58 57 56 55 54 53 52 51 50 4F 4E 4D 4C 4B 4A 49 48 47 46 45 44 43 42 41 40 3F 3E 3D 3C 3B 3A 39 38 37 36 35 34 33 32 31 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 1E 1D 1C 1B 1A 19 18 17 16 15 14 13 12 11 10 0F 0E 0D 0C 0B 0A 09 08 07 06 05 04 03 02 01 00 BANK 3 BANK 2 BANK 1 Default register Bank for RO¸R7 Bảng 2.4 : BảngTóm tắt bộ nhớ dữ liệu trên chip FF F0 E0 D0 B8 B0 A8 A0 99 98 90 8D 8C 8B 8A 89 F7 F6 F5 F4 F3 F2 F1 F0 B E7 E6 E5 E4 E3 E2 E1 E0 ACC D7 D6 D5 D4 D3 D2 D1 D0 PSW - - - BC BB BA B9 B8 IP B7 B6 B5 B4 B3 B2 B1 B0 P3 AF - - AC AB AA A9 A8 IE A7 A6 A5 A4 A3 A2 A1 A0 P2 SBUF Not bit addressable 9F 9E 9D 9C 9B 9A 99 98 SCON 97 96 95 94 93 92 91 90 P1 TH1 TH0 TL1 TL0 TMOD Not bit addressable Not bit addressable Not bit addressable Not bit addressable Not bit addressable 88 87 83 82 81 80 8F 8E 8D 8C 8B 8A 89 88 TCON Not bit addressable PCON DPH DPL SP Not bit addressable Not bit addressable Not bit addressable 87 86 85 84 83 82 81 80 PO Mọi địa chỉ trong vùng RAM đa dụng đều có thể được truy xuất tự do dùng cách đánh địa chỉ trực tiếp hoặc gián tiếp. Ví dụ, để đọc nội dung ở địa chỉ 5FH của RAM nội vào thanh ghi tích lũy lệnh sau sẽ được dùng : MOV A, 5FH Lệnh này di chuyển một bỳyt dữ liệu dùng cách đánh địa chỉ trực tiếp để xác định “địa chỉ nguồn” (5FH). Đích nhận dữ liệu được ngầm xác định trong mó lệnh là thanh ghi tớch lũy A. RAM bên trong cũng có thể được truy xuất dùng cách đánh địa chỉ gián tiếp qua RO hay R1. Ví dụ, sau khi thi hành cùng nhiệm vụ như lệnh đơn ở trên : MOV R0, #5FH MOV A, @R0 Lệnh đầu dùng địa chỉ tức thời để di chuyển giá trị 5FH vào thanh ghi R0 và lệnh thứ hai dùng địa trực tiếp để di chuyển dữ liệu “được trỏ bởi R0” vào thanh ghi tích lũy. b. RAM địa chỉ hóa từng bit : 8051 chứa 210 bit được địa chỉ hóa, trong đó 128 bit là ở các địa chỉ byte 20H đến 2FH, và phần cũn lại trong cỏc thanh ghi chức năng đặc biệt . í tưởng truy xuất từng bit riêng rẽ bằng mềm là một đặc tín tiện lợi của vi điều khiển nói chung. Các bit có thể được đặt, xóa, AND,OR …với một lệnh đơn. Đa số các chi xử lí đũi hỏi một chuổi lệnh đọc – sữa – ghi để đạt được hiệu quả tương tự. Hơn nữa, các port I/0 cũng được địa chỉ từng bit làm đợn giản phần mềm xuất nhập từng bit. Có 128 bit được địa chỉ hóa đa dụng ở các byte 20H đến 2FH. Các địa chỉ này được truy xuất như các byte hoặc các bit phụ thuộc vào lệnh được dùng . ví dụ, để đặt bit 67H, ta dùng lệnh sau : SETB 67H Chú ý rằng “địa chỉ bit 67H” là bit có trọng số lớn nhất (MSB) ở “địa chỉ byte 2CH” lệnh trên sẽ không tác động đến các bit khác của địa chỉ này. c. Cỏc bank thanh ghi : 32 byte thấp nhất của bộ nhớ nội là dành cho các bank thanh ghi. Bộ lệnh của 8051 hổ trợ 8 thanh ghi (RO đến R7) và theo mặc định (sau khi Reset hệ thống) các thanh ghi này ở các địa chỉ 00H-07H. Lệnh sau đây sẽ đọc nội dung ở địa chỉ 05H vào thanh ghi tích lũy. MOV A,R5 Đây là lệnh một byte dùng địa chỉ thanh ghi. Tất nhiên, thao tác tương tự có thể được thi hành bằng lệnh 2 byte dùng địa chỉ trực tiếp nằm trong byte thứ hai: MOV A,05H Các lệnh dùng các thanh ghi R0 đến R7 thỡ sẽ ngắn hơn và nhanh hơn các lệnh tương ứng nhưng dùng địa chỉ trực tiếp. Các giá trị dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này. Bank thanh ghi tớch cực cú thể chuyển đổi bằng cách thay đổi các bit chọn bank thanh ghi trong từ trạng thái chương trỡnh (PSW). Giả sử rằng bank thanh ghi 3 được tích cực, lệnh sau sẽ ghi nội dung của thanh ghi tích lũy vào địa chỉ 18H: MOV R0,A í tưởng dùng “các bank thanh ghi” cho phép “chuyển hướng” chương trỡnh nhanh và hiệu qủa (từng phần riờng rẽ của phần mềm sẽ cú một bộ thanh ghi riờng khụng phụ thuộc vào cỏc phần khỏc). 2.2.4 Các thanh ghi chức năng đặc biệt: Cỏc thanh ghi nội của 8051 được truy xuất ngầm định bởi bộ lệnh. Ví dụ lệnh “INC A” sẽ tăng nội dung của thanh ghi tích lũy A lên 1. Tác động này được ngầm định trong mó lệnh. Các thanh ghi trong 8051 được định dạng như một phần của RAM trên chip. Vỡ vậy mỗi thanh ghi sẽ cú một địa chỉ (ngoại trừ thanh ghi trực tiếp, sẽ không có lợi khi đặt chúng vào trong RAM trên chip). Đó là lý do để 8051 có nhiều thanh ghi. Cũng như R0 đến R7, có 21 thanh ghi chức năng đặc biệt (SFR: Special Funtion Rgister) ở vùng trên của RAM nội, từ địa chỉ 80H đến FFH. Chú ý rằng hầu hết 128 địa chỉ từ 80H đến FFH không được định nghĩa. Chỉ có 21 địa chỉ SFR là được định nghĩa. Ngoại trừ tích lũy (A) có thể được truy xuất ngầm như đó núi, đa số các SFR được truy xuất dùng địa chỉ trực tiếp. chú ý rằng một vài SFR cú thể được địa chỉ hóa bit hoặc byte. Người thiết kế phải thận trọng khi truy xuất bit và byte. Ví dụ lệnh sau: SETB 0E0H Set bit 0 trong thanh ghi tích lũy, các bit khác không thay đổi. Ta thấy rằng E0H đồng thời là địa chỉ byte của thanh ghi tích lũy và là địa chỉ bit có trọng số nhỏ nhất trong thanh ghi tớch lũy. Vỡ lệnh SETB chỉ tỏc động trên bit, nên chỉ có địa chỉ bit là có hiệu quả. Từ trạng thái chương trỡnh: Từ trạng thái chương trỡnh (PSW: Program Status Word) ở địa chỉ D0H chứa các bit trạng thái như bảng tóm tắt sau: Bảng2. 5: Từ trạng thái chương trỡnh Bit Ký hiệu Địa chỉ ý nghĩa PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0 CY AC F0 RS1 RS0 OV P D7H D6H D5H D4H D3H D2H D1H D0H Cờ nhớ Cờ nhớ phụ Cờ 0 Bit 1 chọn bank thanh ghi Bit chọn bank thanh ghi. 00=bank 0; địa chỉ 00H-07H 01=bank 1: địa chỉ 08H-0FH 10=bank 2:địa chỉ 10H-17H 11=bank 3:địa chỉ 18H-1FH Cờ tràn Dự trữ Cờ Parity chẵn. Cờ nhớ (CY): Thông thường nó được dùng cho các lệnh toán học: nó sẽ được set nếu có một số nhớ sinh ra bởi phép cộng hoặc có một số mượn phép trừ . Ví dụ, nếu thanh ghi tích lũy chứa FFH, thỡ lệnh sau: ADD A,#1 Sẽ trả về thanh ghi tớch lũy kết qủa 00H và set cờ nhớ trong PSW. Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh luận lý thi hành trờn bit. Vớ dụ, lệnh sẽ AND bit 25H với cờ nhớ và đặt kết qủa trở vào cờ nhớ: ANL C,25H Cờ nhớ phụ: Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết qủa của 4 bit thấp trong khoảng 0AH đến 0FH. Nếu các giá trị cộng được là số BCD, thỡ sau lệnh cộng cần cú DA A( hiệu chỉnh thập phân thanh ghi tích lũy) để mang kết qủa lớn hơn 9 trở về tâm từ 0¸9. Cờ 0 Cờ 0 (F0)là một bit cờ đa dụng dành các ứng dụng của người dùng. Cỏc bit chọn bank thanh ghi Các bit chọn bank thanh ghi (RSO và RS1) xác định bank thanh ghi được tích cực. Chúng được xóa sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần. Ví dụ, ba lệnh sau cho phép bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (địa chỉ byte IFH) đến thanh ghi tích lũy: SETB RS1 SETB RSO MOV A,R7 Khi chương trỡnh được hợp dịch các địa chỉ bit đúng được thay thế cho các ký hiệu “RS1” và “RS0”. Vậy lệnh SETB RS1 sẽ giống như lệnh SETB 0D4H. Cờ Tràn Cờ tràn (OV) được set một lệnh cộng hoặc trừ nếu có một phép toán bị tràn. Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết qủa của nó có nằm trong tầm xác định không. Khi các số không dấu được cộng, bit OV có thể được bỏ qua. Các kết qủa lớn hơn +127 hoặc nhỏ hơn –128 sẽ set bit OV. Thanh ghi B: Thanh ghi B ở địa chỉ F0H được dùng cựng với thanh ghi tớch lũy A cho cỏc phộp toỏn nhõn và chia. Lệnh MUL AB sẽ nhõn cỏc giỏ trị khụng dấu 8 bit trong A và B rồi trả về kết qủa 16 bit trong A (byte thấp) và B (byte cao). Lệnh DIV AB sẽ chia A cho B rồi trả về kết qủa nguyờn trong A và phần dư trong B. Thanh ghi B cũng có thể được xem như thanh ghi đệm đa dụng. Nó được địa chỉ hóa từng bit bằng các địa chỉ bit FOH đến F7H. Con trỏ ngăn xếp: Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh của ngăn xếp. Các lệnh trên ngăn xếp bao gồm các thao tác cất dữ liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu, và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ dọc dữ liệu và làm giảm SP. Ngăn xếp của 8051 được giữ trong RAM nội và được giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp. chúng là 128 byte đầu của 8051. Để khởi động lại SP với ngăn xếp bắt đầu tại 60H, các lệnh sau đây được dùng: MOV SP,#5FH Trên 8051 ngăn xếp bị giới hạn 32 byte vỡ địa chỉ cao nhất của RAM trên chip là 7FH. Sở dĩ cùng giá trị 5FH vỡ SP sẽ tăng lên 60H trước khi cất byte dữ lệu đầu tiên. Người thiết kế có thể chọn không phải khởi động lại con trỏ ngăn xếp mà để nó lấy giá trị mặc định khi reset hệ thống. Giá trị măc định đó là 07H và kết qủa là ngăn đầu tiên để cất dữ liệu có địa chỉ 08H. Nếu phần mềm ứng dụng không khởi động lại SP , bank thanh ghi 1 (có thể cả 2 và 3) sẽ không dùng được vỡ vựng RAM này đó được dùng làm ngăn xếp. Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu giữ tạm thời và lấy lại dữ liệu hoặc được truy xuất ngầm bằng các lệnh gọi chương trỡnh con (ACALL, LACALL) và cỏc lệnh trở về (RET,RETI) để cất và lấy lại bộ đếm chương trỡnh. Con trỏ dữ liệu: Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H(DPL: byte thấp) và 83H (DPH:byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H: MOV A,#55H MOV DPTR,#1000H MOVX @DPTR,A Lệnh đầu tiên dùng địa chỉ tức thời để tải dữ liệu 55H vào thanh ghi tích lũy, lệnh thứ hai cũng dùng địa chỉ tức thời, lần này để tải dữ liệu 16 bit 1000H vào con trỏ dữ liệu. Lệnh thứ ba dùng địa chỉ gián tiếp để di chuyển dữ liệu trong A (55H) đến RAM ngoài ở địa chỉ được chứa trong DPTR (1000H) Cỏc thanh ghi port xuất nhập: Các port của 8051 bao gồm Port 0 ở địa chỉ 80H, Port 1 ở địa chỉ 90 H, Port 2 ở địa chỉ A0H và Port 3 ở địa chỉ B0H. Tất cả các Port đều được địa chỉ hóa từng bit. Điều đó cung cấp một khả năng giao tiếp thuận lợi. Cỏc thanh ghi timer: 8051 chứa 2 bộ định thời đếm 16 bit được dùng trong việc định thời hoặc đếm sự kiện. Timer 0 ở địa chỉ 8AH (TL0:byte thấp) và 8CH (TH0:byte cao).Timer 1 ở địa chỉ 8BH (TL1:byte thấp) và 8DH (TH