Đồ án Nghiên cứu vai trò và cấu trúc chức năng của hệ thống tổng đài ALCATEL 1000 E10 (OCB283)

IC, bộ này truyền chúng vào các khe thời gian từ 24 đ 27 của 4 tuyến LTUE 0 và 2. Thời gian của các tone có được nhờ sự đóng ngắt ở mức độ bộ điều khiển Trình tự đóng và ngắt được quyết định bởi bộ vi xử lý. Các film được ghi trong 4 ROM, mỗi bộ nhớ ROM dung lượng 96 KB, mỗi film kéo dài 12 seconds. Các film được kết nối theo yêu cầu của bộ điều khiển HDLC tới khe thời gian 5 và 8 trên LRI 2 và 3. 0 4 Controller LCUT Programming LTUE 0 4 Tone generator Film generator LTUE Controller Bus Vi xử lý + những bộ nhớ Hình 2.13: Sơ đồ chức năng của bảng mạch TFILMB 4.2. Đơn vị đầu cuối nhận tín hiệu quay số từ máy ấn phím: TFR8B board Bảng mạch này chỉ có ở CSND và có thể vận hành độc lập. Nó tương đương với 8 bộ thu tần số, vai trò của nó là nhận tổ hợp số được truyền từ máy điện thoại ấn phím và gửi thông tin đến UC. ) RCX THLR Dialling tone LRIE LRIS THLR LRIE LRIS TABA TABA TABA Keyboards Frequencies Hình 2.14a: Sự vận hành độc lập 5. trường chuyển mạch của csn: (bảng mạch TRCX) Để đảm bảo an toàn, mạng đấu nối của UCN có cấu trúc kép. Mạng đấu nối được tạo bởi các bảng mạch TRCX, nó có cấu trúc Module và có thể có 1, 2, 3 bảng mạch TRCX, dựa trên số lượng các tuyến LRI được yêu cầu 16 tuyến LRI của mạng nội bộ có thể đựơc nối tới mỗi bảng mạch TRCX, 48 tuyến LRI của mạng nội bộ được sử dụng như sau: LRI 0, LRI 1: được sử dụng để đấu nối bảng mạch TCCS LRI 2 đ LRI 5: sử dụng để nối tới GTA TRCX TRCX TRCX 16 LR 48 LRI 16 16 16 LRI 6 đ LRI 47: dùng để nối với CNL hay CNE Hình 2.14b: Cấu trúc chung của mạng đấu nối Bảng mạch TRCX đựơc tạo bởi ma trận 16 x 16. Khi hoạt động bình thường sự đấu nối kép của mạng như sau: TS - LRIE đ TS - LRE TS - LRS đ TS - LRIS Khi hoạt động ở chế độ độc lập, sự đấu nối kép trong mạch như sau: (TS - LRIE đ TS - LRIS) x 2. Bảng mạch TRCX được trang bị một thiết bị xen kẽ luồng trên các tuyến LRIE và một thiết bị tách luồng trên tuyến LRIS. Bảng mạch TRCX được điều khiển bởi bảng mạch TMQR là bộ đánh dấu của mạng đấu nối. Các tuyến LR nối CSN với bảng đấu nối chuyển mạch thông quan TMQR. Bảng mạch này có một thiết bị xen rẽ trên các tuyến LRS và có một thiết bị tách trên tuyến LRE. 16 x 16 16 x 16 16 x 16 16 x 16 16 x 16 16 x 16 16 x 16 16 x 16 16 x 16 16 x 16 16 x 16 16 x 16 16 E LRIS 16 I/E LRIE 16 E LRIS 16 E LRIS 16 LRIR I/E LRIE 16 I/E LRIE 16 I/E E LRS 16 LRE TRCX 16 Các thiết bị trên được sử dụng để kiểm tra mạng đấu nối và sự liên tục giữa UCN với các CN. Sự kiểm tra này có thể được thực hiện ở chế độ chủ động bằng cách chèn vào một khe thời gian kiểm tra hay chế độ bị động bằng cách trích ra một khe thời gian ở đầu vào và đầu ra. TRCX Hình 2.15: Cấu trúc của TRCX 6. Đơn vị điều khiển UC: Để đảm bảo an toàn, đơn vị đấu nối UCX có cấu trúc kép và được chia thành hai phần: + Mạng đấu nối (các bảng mạch TRCX) + Đơn vị điều khiển bao gồm các bảng mạch sau: TMQR: bộ đánh dấu mạng kết nối TPUCE: bộ vi xử lý điều khiển TMUC2M: bộ nhớ của đơn vị điều khiển TCCS (SVC7): giao diện quản lý báo hiệu số 7 giữa CSN và trường chuyển mạch của E10 TCCS (SVCUT): giao diện quản lý báo hiệu lớp 2 HDLC giữa UCX, CN và GTA. Một bus UC kết nối tất cả các bảng mạch trên Đơn vị đấu nối hoạt động ở chế độ hoạt động/dự phòng: bảng mạch TSUC lựa chọn điều khiển trên dự phòng bằng đơn vị logic và phát đi tín hiệu P/R (điều khiển / dự phòng). Bảng mạch này không có cấu trúc kép. 6.1. Bộ đánh dấu mạng đấu nối: bảng mạch TMQR Bộ đánh dấu mạng đấu nối TMQR có hai chức năng: + Đánh dấu những TRCX đã được kết nối bởi bus thường trú và bus thứ cấp + Giao diện với đơn vị điều khiển thông qua bus UC Bảng mạch TMQR được xây dựng trên cơ sở bộ vi xử lý 80186 với RAM 16 KB. TRCX TRCX TRCX TMQ TPUC TMUC TCCS SVC7 TSUC TCCS SVCUT LRIE LRIS 48 RLE 16 LRS BUS UC P/R Hình 2.16: Cấu trúc chung của đơn vị điều khiển 6.2. Bộ xử lý của đơn vị điều khiển: TPUCB Bảng mạch TPUCB xử lý và giám sát chức năng chuyển mạch, vận hành và bảo dưỡng của CSN. Nó được nối tới các CN và GTA thông qua bộ phối hợp TCCS – SVCUT và nối tới trường chuyển mạch của E10 thông qua bộ phối hợp TCCS – SVC7. Hai bảng mạch TPUCB được nối với nhau bởi một tuyến ILG để cập nhật cho logic dự phòng từ logic điều khiển. TPUCB được xây dựng trên cơ sở bộ vi xử lý JAPX 80186 và có 128 KB RAM. 6.3. Bộ nhớ của đơn vị điều khiển: bảng mạch TMUC2M Các loại đơn vị điều khiển (UC) khác nhau không thâm nhập vào nhau được, việc trao đổi giữa chúng được thực hiện bởi TMUC2M. Có hai loại bộ nhớ trong TMUC2M: + Bộ nhớ 64 KB có thể lập trình chứa chương trình khởi động cho tất cả các UC. + Một RAM động với mã tự sửa lỗi, dung lượng 2 MB, độ dài từ mã 16 bít chứa các chương trình được thực hiện bởi TPUCB, hệ thống dữ liệu động và tĩnh (các bảng phần cứng) và các vùng để chuyển dữ liệu giữa các UC. 6.4. Giao diện quản lý báo hiệu số 7: TCCS Các TCCS có hai chức năng: + Phục vụ trao đổi giữa các CN, GTA và UT. + Phục vụ trao đổi giữa UC và trường chuyển mạch của E10. Phần cứng được nằm trên cùng một bảng mạch, phần mềm dành cho xử lý hai loại báo hiệu: TCCS - SVCUT: xử lý báo hiệu liên kết dữ liệu HDLC TCCS - SVC7: xử lý báo hiệu số 7 Các tuyến LRI 0 và LRI 1 được dùng để nối TCCS với mạng đấu nối. CN/GTA RCX OCB 283 LRI 2 đ LR47 LR 0 đ 15 TCCS SVCUT TCCS SVC7 HDLC SIGNALLING LRI 0 CCITT N07 SIGNALLING LRI 1 Hình 2.17: Vị trí của TCCS trong CSN 6.5. Bộ phối hợp cung cấp báo hiệu số 7: TCCS – SVC7 Báo hiệu số 7 giữa CSN và OCB 283 được truyền trên khe thời gian 16 của hai tuyến PCM đầu tiên nối CSN với OCB 283. Cả hai khe thời gian 16 được nối thông qua tuyến bán cố định tới hai khe thời gian 31 của tuyến LRI0 và LRI1. Chỉ TCCS cung cấp báo hiệu số 7 là sử dụng khe thời gian 31. Bảng mạch TCCS được xây dựng trên cơ sở vi xử lý 80186 với 32 KB RAM. Bộ nhớ này chứa phần mềm quản lý báo hiệu số 7. RCX OCB IT 16 0 1 2 15 TCCS SVCUT TCCS SVC7 TS 31 LRI 1 LRI 0 Hình 2.18: Báo hiệu số 7 giữa TCCS và hệ thống trung tâm 6.6. Bộ phối hợp cung cấp báo hiệu HDLC: TCCS – SVCUT Báo hiệu HDLC giữa các bộ tập trung (CN), GTA và đơn vị đấu nối được truyền trên khe thời gian 16 của 4 tuyến nối CN và GTA với đơn vị đấu nối. 6.6.1. Báo hiệu HDLC được nhận bởi TCCS: Báo hiệu HDLC từ các CN hay GTA được truyền song song trên một khe thời gian 16 của 4 tuyến nối CN và GTA với các đơn vị đấu nối. Chỉ hai khe thời gian 16 là được nối thông qua các tuyến bán cố định tới một khe thời gian không dành riêng của các tuyến LRI 0 – LRI 1. Khe thời gian 0 và 31 dành riêng cho báo hiệu số 7. 6.6.2. Báo hiệu HDLC từ TCCS: Tín hiệu truyền song song trên khe thời gian 16 của LR10 – LR11 được truyền đến GTA hoặc một bộ tập trung (CN). Mỗi khe thời gian được nối theo đường bán kính cố định tới hai khe thời gian 16 của tuyến nối giữa CN và GTA với đơn vị đấu nối. Bảng mạch TCCS được xây dựng trên cơ sở bộ vi xử lý 80186 và 32 KB RAM. Bộ nhớ này chứa phần mềm dành riêng cho xử lý báo hiệu số 7 hoặc HDLC. CN/GTA RCX TS 16 TCCS SVCUT TCCS SVC7 TSx Hình 2.19: Báo hiệu HDLC được nhận bởi TCCS CN/GTA RCX IT 16 TCCS SVCUT TCCS SVC7 TSx Hình 2.20: Báo hiệu HDLC được truyền bởi TCCS 6.7. Khối lựa chọn đơn vị điều khiển: TSUC Để đảm bảo an toàn, đơn vị điều khiển số UCN bao gồm hai đơn vị đấu nối và điều khiển UCX. Hai UCX này vận hành ở chế độ điều khiển / dự phòng và TSUC được dùng để chọn 1 trong 2 chế độ đó. TSUC chỉ thị liên tục tới tất cả các đơn vị của CSN chế độ hoạt động của các UCX. Thông tin này được truyền theo đường tín hiệu P/R (điều khiển / dự phòng). + P/R = 0 UCX0 hoạt động + P/R = 1 UCX1 hoạt động Bảng mạch TSUC có mạch logic cứng tạo ra tín hiệu P/R từ hai loại tín hiệu: + Tín hiệu báo cáo lỗi của 1 UCX + Tín hiệu yêu cầu chuyển đổi hoạt động, yêu cầu công nhận từ mạch logic khác. TSUC cũng cho các hiển thị các trạng thái logic của CSN và cho phép truy nhập các lệnh bằng tay (để chuyển đổi UCX hoặc khởi động lại UCX). Trong trường hợp lỗi hoặc TSUC bị loại bỏ thì CSN hoạt động với UCX 1 6.8. Định thời nội bộ: TCBTL trên OCB 283 Nó thực hiện các chức năng sau: + Thu nhận và truyền đến các bảng mạch của CSN các xung đồng hồ D4M và DSBT + Chuyển đổi 16 bít ô 8 bít + Xử lý các bit chèn vào (từ bit 13 đ 15) + Lựa chọn các kênh LRS khi lỗi chẵn lẻ và chọn nhánh theo MCX + Đấu vòng trung kế TCBTL 0 TCBTL 1 Local time base CNL 2w h 20 coded D4M + DSBT distribution Control logie 0 Control logie 1 THRL0 THRL1 THRL0 THRL1 THRL0 THRL1 TATI 0 TATI 1 TILR 0 TILR 7 CNL GTA ICNE Top of rack Top of rack TPOS FBT FBT Hình 2.21: Cấu trúc bảng mạch TCBTL 6.9. Định thời từ xa: bảng mạch TBTD Bảng mạch TBTD được đặt ở CSND, vai trò của nó là tạo ra tín hiệu để cung cấp cho CSN (D4M + DSBT) Để đảm bảo an toàn, bảng mạch TBTD có cấu trúc kép CSND phải có các bộ tạo dao động (OSC 0 và OSC 1) nằm riêng biệt trên các bảng mạch TBTD0 và TBTD1. Mỗi bảng mạch TBTD nhận tín hiệu xung đồng hồ được khôi phục lại từ các tuyến PCM 0, 1, 2 và 3 (tín hiệu HREC0 đ HREC3) từ 4 bảng mạch trên TTRS đầu tiên. Mỗi TBTD cũng nhận cảnh báo được tìm thấy từ 1 trong 4 tuyến PCM trên. TTRS3 TTRS2 TTRS1 TTRS0 TBTE 0 TBTD 1 CNL D4M + DSBT distribution Control logie 0 Control logie 1 THRL0 THRL1 THRL0 THRL1 THRL0 THRL1 TATI 0 TATI 1 TTRS 0 TTRS 15 CNL GTA ICNE Top of rack Top of rack TPOS (GTA) FBT0 FBT1 HREC0+ALAM0 HREC1+ALAM1 HREC2+ALAM2 HREC3+ALAM3 Những cảnh báo đó được sử dụng để lựa chọn 1 trong 4 xung đồng hồ để đồng bộ bộ tạo dao động với đồng hồ ở xa. Hình 2.22: Cấu trúc của bảng mạch TBTD II. Giao diện đấu nối 1. Giao diện giữa CSND với trường chuyển mạch của e10: TTRS CSND được nối với OCB 283 bằng tối đa 16 đường PCM. Mỗi PCM được nối với một bảng mạch TTRS. Các chức năng của TTRS như sau: + ở chế độ thu: Biến đổi mã HDB-3 thành mã nhị phân Tách xung đồng hồ từ xa Đồng bộ lại các tuyến PCM Tách cảnh báo + ở chế độ phát: Biến đổi mã nhị phân thành mã HDB-3 Phát xung đồng hồ vào khe thời gian 0 1 UCX 0 TTRS 0 LR LR PCM 0 Connecting swich board TTRS 15 LR LR PCM 15 P/R P/R TSUC Trong chế độ thu, dữ liệu được gửi đến hai đơn vị đấu nối UCX. Trong chế độ phát, chỉ dữ liệu từ logic điều khiển là được sử dụng, tín hiệu điều khiển/dự phòng gửi từ bảng TSUC được sử dụng để điều khiển dữ liệu từ mạch logic điều khiển. Hình 2.23: Giao diện CSND với truyền chuyển mạch của E10 2. giao diện giữa csnl với truyền chuyển mạch của e10: TCILR Tối đa có 16 tuyến LR được sử dụng để nối CSNL với trường chuyển mạch của E10. Hai tuyến LR được nối với một bảng mạch TCILR. TCILR có các chức năng sau: + Lựa chọn LAS được truyền tới các mạch logic của mỗi UCN 1 UCX 0 LR Connecting swich board TSUC TILR 0 LR LR P/R LR TILR 7 LR P/R LR LR + Lựa chọn LRE 0 hay LRE 1 được truyền tới cả 2 TCBTL, điều này phụ thuộc vào tín hiệu P/R. Hình 2.24: Giao diện CSNL với trường chuyển mạch của E10 III. Bộ tập trung thuê bao gần CNL I. Cấu trúc chung: CNLM bao gồm những phần sau: + 1 -> 16 đơn vị đầu cuối (UT) dùng cho thuê bao tương tự hoặc số + Một đơn vị đầu cuối để bảo vệ và định vị CNLM (TPOL) + Hai bộ giao tiếp điều khiển phân chia xung đồng hồ và các tuyến nội bộ (các tuyến LTU) (THLR) + Cung cấp nguồn điện áp cho giá (TCMRT) Một UT có thể trao đổi bằng tín hiệu HDLC với UCN. Giao diện mạng đường dây LRIE LRIS LTUE - LTUR DT0 Clock pulse distribution Sub UT 0 Sub UT 1 Sub UT 15 Positioning UT 16 Giao diện mạng đường dây DT0 Clock pulse distribution LRIE LRIS LTUE - LTUR On flict-resolving bus Hình 2.25: trạm tập trung thuê bao gần (CNL) * Các đơn vị đầu cuối: Tất cả các đơn vị đầu cuối bao gồm 2 phần: + Mạch logic chung cho tất cả các UT (LCUT) + Một phần mềm ứng dụng riêng, tùy theo từng loại UT. 2. Mạch LOGIC chung: (LCUT) LCUT bao gồm các khối chức năng sau: + Một bộ vi xử lý 16 bit Intel 8031, bộ nhớ ROM 4 KB chứa chương trình hoạt động của bộ vi xử lý. + Một bộ nhớ ROM mở rộng 8 KB, bao gồm: Chương trình khởi động LCUT Chương trình phục vụ cho trao đổi HDLC Truyền tải chương trình + Một bộ nhớ RAM mở rộng 8 KB bao gồm chương trình ứng dụng riêng được tải từ UCN. + Một bộ điều khiển cung cấp các thủ tục HDLC. Các UT trao đổi với UCN theo phương thức báo hiệu HDLC. Để thực hiện trao đổi nó cần chèn vào và tách ra dữ liệu ở khe thời gian 16. Việc trao đổi này được điều khiển bởi bộ vi xử lý. + Một Module giao diện đồng hồ có cấu trúc kép. Bộ vi xử lý chọn một trong hai mạch phân chia. + Một thiết bị đọc địa chỉ được giao cho UT. Chỉ thị địa chỉ của nó trong bộ tập trung tới bộ vi xử lý. Các địa chỉ đó được nối cứng trên mạch chủ của giá. Đơn vị đầu cuối Phần ứng dụng LCUT Bộ điều khiển MiCro + MEMORIES LTU 0 LTU 1 LTU 2 LTU 3 Giao diện đồng hồ DT 0 DT 1 Phần ứng dụng Hình 2.26: Logic chung LCUT 3. Đơn vị đầu cuối cho thuê bao tương tự: TABA 16 TABA 16 bao gồm: + Logic chung LCUT + Phần mềm ứng dụng cho kết nối 16 thuê bao tương tự - Phần mềm cho mỗi thuê bao bao gồm: + Đo thử thuê bao + Giao tiếp thuê bao + Mạch mã hóa, lọc, giải mã COFIDEC (Coding, Filtering, Decording) - Các chức năng của giao tiếp thuê bao + Cấp nguồn (B) + Giám sát mạch vòng thuê bao (S) + Cấp chuông (R) + Chuyển đổi 2 dây / 4 dây (H) + Đo thử đường dây thuê bao (T) Chức năng của mạch COFIDEC là biến đổi tín hiệu từ tương tự sang số và ngược lại. + ở hướng phát Lọc thông dải 300 -> 3400 Hz Lấy mẫu Mã hóa nhị phân Chuyển đổi tín hiệu 2 dây / 4 dây + ở hướng thu: Giải mã Lọc thông thấp 3400 Hz Các mạch COFIDEC được nối tới bộ điều khiển LCUT. LCUT có thể nối một thuê bao với 120 kênh có thể sử dụng ở đầu ra của UT. 120 kênh có thể được tất cả các đơn vị đầu cuối thuê bao của CN sử dụng. LTUER 0 LTUER 1 LTUER 2 LTUER 3 LCUT Subscriber controller mp + Memory Subscriber Module 0 COFIDEC Junctor Subscriber Module 15 DT 0 DT 1 Time pulse signals Conflict resolving bus COFIDEC Junctor Refer for testing Refer for testing Subscriber lines Line test bus Standby bus Junctor test bus Bus Hình 2.27: Sơ đồ TABA 16 board Các chức năng đo thử: + Định tuyến cho một thuê bao tới bus dự phòng (SEC 0 -> SEC 1) + Định tuyến cho một thuê bao tới bus đo thử đường dây thuê bao (L0, L1) + Định tuyến bộ giao tiếp thuê bao tới bus đo thử giao tiếp thuê bao (E0, E1) Trong mỗi CN, một đơn vị phần cứng không dành cho một thuê bao được nối cố định tới bus dự phòng, đơn vị phần cứng này gọi là đơn vị phần cứng dự phòng, nó được sử dụng để cho phép một thuê bao nào đó được nối tới mạng một cách bình thường khi đơn vị thuê bao của nó bị lỗi. Sau khi một đơn vị thuê bao bị phát hiện lỗi bởi bộ kiểm tra đơn vị thuê bao (REJA). Đơn vị điều khiển sẽ gửi thông báo tới đơn vị dự phòng theo bus SEC 0 và SEC 1. Sự kiểm tra đơn vị đầu cuối và đường dây thuê bao được thực hiện khi khởi tạo đơn vị điều khiển. Để nối một đơn vị của TABA 16 (mỗi bên chỉ một đơn vị cho một bộ tập trung) tới bus kiểm tra, đơn vị điều khiển gửi thông báo tới bộ vi xử lý của TABA. Bộ vi xử lý thiết lập lại rơle RAE và RES. Đơn vị dự phòng luôn là đơn vị 00 của bảng mạch CN đầu tiên. 4. Đơn vị đầu cuối cho các loại thuê bao số: TABAD BOARD TABAD bao gồm: + Logic chung LCUT + Các phần ứng dụng để đấu nối 8 thuê bao riêng biệt * ứng dụng cho mỗi thuê bao gồm: + Đo thử thuê bao + Giao tiếp thuê bao + Mạch mã hóa, lọc, giải mã COFIDEC (Coding, filtering, decoding) + Thiết bị đảo cực nguồn điện + Thiết bị tính cước từ xa. Ba đơn vị đầu cuối của TABAD giống như của TABA 16. Thiết bị đảo cực nguồn điện là một rơle chuyển giữa điện áp 0v và 48v. Rơle này được điều khiển bởi bộ vi xử lý theo yêu cầu của đơn vị điều khiển. Các tần số tính cước từ xa được phát trên bảng mạch THLR, nó lựa chọn tần số 12 KHz hoặc 16 KHz. Tần số này được phân chia tới tất cả các bảng mạch TABAD của CN. LTUE/R 0 LTUE/R 1 LTUE/R 2 LTUE/R 3 LCUT Subscriber controller mp + Memory Subscriber Module 0 COFIDEC Junctor Subscriber Module 7 DT 0 DT 1 Time pulse signals Conflict resolving bus COFIDEC Junctor Refer for testing Refer for testing Subscriber lines Line test bus Standby bus Junctors test bus Bus Remote charging transmits Battery Reversal Remote charging transmits Battery Reversal DT 0, DT 1: Các tín hiệu thời gian Hình 2.28: Sơ đồ chức năng của TABA D. 5. Bảng mạch định vị các đơn vị đầu cuối: TPOL TPOL bao gồm: + Logic chung LCUT + Phần mềm ứng dụng, bao gồm: Nhận các thông báo lỗi Khóa các đơn vị đầu cuối Đo thử lưu lượng cơ sở giao tiếp thuê bao số và tương tự a. Nhận thông báo lỗi: TPOL nhận thông báo lỗi FDT 0 và FDT 1 từ THLR (FDT: Time Distribution Faul). Bộ vi xử lý sẽ tìm lỗi, sau khi tìm thấy lỗi bộ vi xử lý gửi bản tin về lỗi tới đơn vị điều khiển. b. Khóa các UT: Khi đơn vị điều khiển UCN phát hiện ra một UT bị lỗi, nó có thể khóa UT đó thông qua bảng mạch TPOL. Để thực hiện điều này, UCN gửi một bản tin tới TPOL yêu cầu khóa cùng với địa chỉ của UT bị khóa. TPOL sử dụng các dây CDB 1 -> CDB 16 để khóa UT tương ứng. RELA, RELEX REJEX THLR0 LRI 0 LRI 1 DT 0 THLR1 DT 1 LRI 2 LRI 3 LTU0, 1 DTUT0 Faults TPOL RELA REJA 16 Subscriber UT 1 Allocation bus DTUT1 LTU2, 3 CDB1 tới 16 Hình 2.29: Cấu trúc của TPOL trong CNL c. Đo thử giao tiếp đường dây thuê bao tương tự và số: Các đơn vị thuê bao có thể được kiểm tra riêng biệt bằng PLC khác nhau. Để kiểm tra một đường dây thuê bao, sử dụng một bus mà được ghép với tất cả các đơn vị đầu cuối thuê bao của CN. Bus này chạy đến TPOL, một thiết bị TPOL định tuyến cho một đường dây thuê bao được kiểm tra tới một PLC kiểm tra bên ngoài (RELEX) hoặc một PLC kiểm tra bên trong (RELAS). Các PLC này được đặt ở bảng mạch TMLAB của GTA (TMLA: thiết bị đo đạc đường dây thuê bao) Kiểm tra giao điểm đường dây thuê bao có hai bus kiểm tra, một bus kiểm tra các UT chẵn, bus kia kiểm tra các UT lẻ. Subscriber UT TPOL REJA Standby RELEX RELA (TMLA) TREJAN 2 2 2 2 Even- numbered UT REJA Odd- numbered UTREJA bus RELA bus 2 2 2 Hình 2.30: Bảng mạch TPOL và bus kiểm tra đo thử Để kiểm tra giao tiếp đường dây thuê bao, người ta chèn vào một tải giả gồm điện trở và tụ điện. 6. Giao diện giữa đồng hồ và mạng đường dây: THLR Các chức năng của THLR: + Gửi và nhận tín hiệu từ mạng đường dây + Nhận và truyền tín hiệu thời gian + Tạo ra và truyền số tính cước từ xa. 6.1. Gửi và nhận tín hiệu trên mạng đường dây: Hai mạng đường dây đường nối với THLR. Cả hai mạng đường dây có cấu trúc kép và được nối tới hai mạng đấu nối là RCX0 và RCX1(điều khiển và dự phòng) ở chế độ thu, đầu vào của mạng đường dây phải được chọn. Để thực hiện chức năng này, một tín hiệu P/R (điều khiển/dự phòng) từ bảng mạch TSUC của UCN báo hiệu tới bảng mạch THLR đang điều khiển logic và cho phép nối vào mạng RCX tương ứng. Sự truyền là song song ở cả hai mạng đường dây, UCN sẽ lựa chọn trực tiếp. 6.2. Thu và truyền đi các tín hiệu thời gian: Bảng mạch THLR nhận tín hiệu D4M (4 MHz) và tín hiệu DSBT (8KHz) Các tín hiệu sau được phân chia tới các đơn vị đầu cuối: + Tín hiệu D4M (4MHz) + Tín hiệu DSBT (8KHz) + Tín hiệu đồng bộ (8KHz) được tạo ra bởi chính THLR 6.3. Tạo ra và truyền đi tần số tính cước từ xa: Bảng mạch THLR tạo ra tần số tính cước từ xa dưới dạng sóng vuông 12 hoặc 16 KHz. Sử dụng một miếng Jumper trên bảng mạch để lựa chọn tần số. 1 RCX 0 TSUC P/R THLR LRIS LRIE LTU LTUE LTU LTUE UC Hình 2.31: Nhận tín hiệu từ mạng đường dây 1 RCX 0 THLR LRIS LRIE LTU LTUE LTU LTUE UC Truyền tín hiệu lên mạng đường dây Hình 2.32: Nhận và truyền tín hiệu từ mạng đường dây. 7. Vai trò của việc giải quyết xung đột bus: Khe thời gian báo hiệu (khe thời gian 16) mang báo hiệu HDLC được sử dụng cho tất cả các đơn vị đầu cuối của các bộ tập trung. Việc giải quyết xung đột bus ngăn cản xung đột khi có một vài đơn vị đầu cuối muốn sử dụng khe thời gian 16 để truyền bản tin tới UCN. Trạng thái bình thường của bus này là 0, khi đó khe thời gian báo hiệu đang rỗi. Khi một UT yêu cầu truyền một bản tin tới UCN, nó kiểm tra trạng thái của bus này. + Nếu trạng thái của bus này là một khe thời gian báo hiệu đang bận và nó phải chờ. + Nếu trạng thái của bus này là 0 thì UT sẽ đặt trạng thái của bus này là ‘1’ và truyền bản tin tới UCN. Sau khi truyền xong, nó lại đặt trạng thái bus này là ‘0’. Các UT không thể cùng kiểm tra trạng thái của các bus, một khe thời gian được dành cho mỗi UT để kiểm tra bus. 8. Đơn vị đầu cuối đường dây thuê bao số: (TABN) 8.1. Giới thiệu chung: Bảng mạch TABN có thể nối 8 đường số 2B + D tốc độ 144 Kbps. Phần cứng của đơn vị đầu cuối này bao gồm: + Một bảng mạch mẹ (bảng mạch TANAE hay ET) bao gồm logic điều khiển và Module quản lý chung các đường thuê bao. + 8 mạch đầu cuối đường dây thuê bao Tùy thuộc vào phương thức phát có những đường truyền sau: + Triệt tiếng dội của đường dây (8 mạch đường dây) + Hệ thống 4 dây (4 mạch đường dây) Network Controler Tới UCN MUX MUX0 B Channels HDLC D Channels Line EQ. B Channels Controler HDLC Data Controler HDLC Signal MUX7 HDLC D Channels Bộ nhớ Module quản lý chung Bộ vi xử lý Line EQ. Digital line Digital line Hình 2.33: Cấu trúc của TABN với các Module của nó 8.2. Các khối chức năng: Bảng mạch TABN2G bao gồm: + Một bộ vi xử lý 80188 và bộ nhớ kết hợp của nó + Một Module để hội thoại với đơn vị điều khiển (UC) (ASPIC) + Một hệ thống phân phối báo hiệu kênh chung ASPIC + Một bộ giải quyết xung đột truyền số liệu (ISSAC) + Một khối truyền dữ liệu (ILC7) + Một mạng kết nối truy nhập/đơn vị điều khiển + Một giao diện hội thoại với ITA (ILC7) + Một Module phát tín hiệu thời gian (TSSAC) + Một hệ thống truyền dẫn để truyền số liệu + Một bộ vi xử lý và bộ nhớ. Bộ vi xử lý hoạt động với đồng hồ 8 MHz và có hai bộ DMA (Direct Memory Access), ba bộ thời gian và một bộ điều khiển ngắt. + Có hai loại bộ nhớ: Bộ nhớ EPROM 32 Kb chứa các chương trình thường trú Bộ nhớ RAM 192 Kb để nhận các chương trình. 9. Bảng mạch TADP: 9.1. Giới thiệu chung: Controler Tới UCN MUX MUX B Channels HDLC D Channels Line EQ. Controler HDLC Data Controler HDLC Signal Bộ nhớ Module quản lý chung Bộ vi xử lý PCM Hình 2.34: Cấu trúc chung của bảng mạch TAPD Bảng mạch TADP là một đơn vị đầu cuối để kết nối với thuê bao 30B + D với tốc độ 2,048 Mbps. TADP có các chức năng sau: + Điều khiển báo hiệu với ITA + Nối kênh B với tuyến LTUE và LTUR + Đối thoại với UCN (sử dụng giao diện nội bộ) + Truyền khung trong chế độ truyền gói + Giám sát tuyến 2 Mbps. 9.2. Các khối chức năng + Một bộ xử lý 80188 và bộ nhớ của nó + Một bộ giao tiếp PCM để đồng bộ khung và phát hiện lỗi truyền dẫn (MTR + MSI) + Một Module để hội thoại với đơn vị điều khiển (IUC) (ASPIC) + Một hệ thống phân phối báo hiệu số 7 (ASPIC) + Một bộ giải quyết xung đột truyền dữ liệu (ISAAC) + Bộ truyền dữ liệu khối (HDLC) + Một mạng đấu nối truy nhập/đơn vị điều khiển (2 x ASPIC) + Một giao diện để hội thoại với ITA (HDLC) + Một Module phát tín hiệu thời gian (ISAAC) TABAE. Yêu cầu: Để cung cấp vận hành cho thuê bao tương tự, đấu nối với UT bao gồm 16 thuê bao bình thường hay đặc biệt. Giải pháp: Tạo ra một UT bao gồm một bảng mạch mẹ TMABE và 8 Module TMAE2 Các loại card thuê bao: + TABN: để nối 4 thuê bao số tốc độ 144 Kbps. + TADP: để nối một thuê bao số tốc độ 2,048 Mbps + TABAS: nối 16 thuê bao tương tự hai dây, nó có thể chuyển đổi với TABA 16, nhưng kỹ thuật khác TABA 16. + TABA 16: nối với 16 thuê bao tương tự. + TABAD: nối 8 thuê bao tương tự với (đảo cực nguồn) tính cước từ xa. + TADL: bao gồm 4 bảng mạch mẹ TMLD với tối đa 4 bảng mạch con TMADL. Mỗi bảng mạch con có thể liên kết hai chiều với tốc độ 64 Kbps với một khe thời gian, nó có thể mang thoại hoặc số liệu. + TMABS: nối 16 thuê bao tương tự, báo hiệu cho trạng thái nhấc máy, quay số, phản hồi chuông, đặt máy. + TABMA: nối với 16 thuê bao. + TABAE: nối 6 thuê bao (tương tự, loại bình thường hoặc đặc biệt) + TABNTN4F: nối với thuê bao 4 dây. + TN4F2: bốn thiết bị hai dây bán song công tốc độ 144 Kbps + TNAE: 8 thiết bị hai dây có khử độ dội vang. O O O O O O O O O O O O O O O O O O P O O O O O O O O U T U T U T U T U T U T U T U T U T U T U T U T U T U T U T U T W E R S U P P L Y 0 1 2 3 4 5 6 7 T H L R 0 T H L R 1 8 9 10 11 12 13 14 15 T P O L TABN, TADP TABN, TADP Giao tiếp đường mạng, đồng hồ Định vị, nạp chương trình Cung cấp nguồn 5v, 40A TFLC Hình 2.35: Vị trí của các bảng mạng trong CNLM ý nghĩa trạng thái của các đèn LED trên bề mặt TABA: LED nháy chậm: kênh HDLC LED nháy nhanh: logic của UT đang hoạt động. Power source TTRS0 TTRS1 PCM 0 PCM 1 LRIE-LRIS TMLA THLR 0 DT 0 THLR 1 TTRS2 TTRS3 LRIE-LRIS Infrastructure alarms PCM 2 PCM 3 TOSC 0 TOSC 1 PCM-clock PCM-clo