Đồ án Thiết kế mạch đồng hồ thời gian thực

chọn Bank tích cực tương ứng là Bank 0, Bank1, Bank2, Bank3. RS1 RS0 BANK 0 0 0 0 1 1 1 0 2 1 1 3 Cờ tràn OV (Over Flag): Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự tràn toán học. Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả có nằm trong tầm xác định không. Khi các số không có dấu được cộng bit OV được bỏ qua. Các kết quả lớn hơn +127 hoặc nhỏ hơn -128 thì bit OV=1. Bit Parity (P) : Bit tự động được set hay Clear ở mỗi chu kỳ máy để lập Parity chẵn với thanh ghi A. Sự đếm các bit 1 trong thanh ghi A cộng với bit Parity luôn luôn chẵn. Ví dụ A chứa 10101101B thì bit P set lên 1 để tổng số bit 1 trong A và P tạo thành số chẵn. Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu. 2.2.2. Thanh ghi B : Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép toán nhân chia. Lệnh MUL AB sẽ nhận những giá trị không dấu 8 bit trong hai thanh ghi A và B, rồi trả về kết quả 16 bit trong A (byte cao) và B(byte thấp). Lệnh DIV AB lấy A chia B, kết quả nguyên đặt vào A, số dư đặt vào B. Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích. Nó là những bit định vị thông qua những địa chỉ từ F0H - F7H. 2.2.3. Con trỏ Ngăn xếp SP (Stack Pointer) : Con trỏ ngăn xếp là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của của byte dữ liệu hiện hành trên đỉnh ngăn xếp. Các lệnh trên ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi ngăn xếp (POP). Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP. Ngăn xếp của 8031/8051 được giữ trong RAM nội và giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu của 8051. Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây được dùng: MOV SP , #5F Với lệnh trên thì ngăn xếp của 8051 chỉ có 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH. Sở dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 1 là 60H trước khi cất byte dữ liệu. Khi Reset 8051, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H. Nếu phần mềm ứng dụng không khởi động SP một giá trị mới thì bank thanh ghi1 có thể cả 2 và 3 sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp. Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET, RETI) để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con ... 2.2.4. Con trỏ dữ liệu DPTR (Data Pointer): Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H: MOV A , #55H MOV DPTR, #1000H MOV @DPTR, A Lệnh đầu tiên dùng để nạp 55H vào thanh ghi A. Lệnh thứ hai dùng để nạp địa chỉ của ô nhớ cần lưu giá trị 55H vào con trỏ dữ liệu DPTR. Lệnh thứ ba sẽ di chuyển nội dung thanh ghi A (là 55H) vào ô nhớ RAM bên ngoài có địa chỉ chứa trong DPTR (là 1000H) 2.2.5. Các thanh ghi Port (Port Register): Các Port của 8051 bao gồm Port 0 ở địa chỉ 80H, Port1 ở địa chỉ 90H, Port2 ở địa chỉ A0H, và Port3 ở địa chỉ B0H. Tất cả các Port này đều có thể truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp. 2.2.6. Các thanh ghi Timer (Timer Register): 8051 có chứa hai bộ định thời/bộ đếm 16 bit được dùng cho việc định thời được đếm sự kiện. Timer0 ở địa chỉ 8AH (TLO: byte thấp) và 8CH ( THO: byte cao). Timer1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1 : byte cao). Việc khởi động timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit. 2.2.7. Các thanh ghi Port nối tiếp (Serial Port Register): 8051 chứa một Port nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác. Một thanh ghi đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai dữ liệu truyền và dữ liệu nhập. Khi truyền dữ liệu ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode vận khác nhau được lập trình qua thanh ghi điều khiển Port nối tiếp (SCON) được địa chỉ hóa từng bit ở địa chỉ 98H. 2.2.8. Các thanh ghi ngắt (Interrupt Register): 8051 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên. Các ngắt bị cấm sau khi bị reset hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ A8H. Cả hai được địa chỉ hóa từng bit. 2.2.9. Thanh ghi điều khiển nguồn PCON (Power Control Register): Thanh ghi PCON không có bit định vị. Nó ở địa chỉ 87H chứa nhiều bit điều khiển. Thanh ghi PCON được tóm tắt như sau: Bit 7 (SMOD) : Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khi set. Bit 6, 5, 4 : Không có địa chỉ. Bit 3 (GF1) : Bit cờ đa năng 1. Bit 2 (GF0) : Bit cờ đa năng 2. Bit 1 * (PD) : Set để khởi động mode Power Down và thoát để reset. Bit 0 * (IDL) : Set để khởi động mode Idle và thoát khi ngắt mạch hoặc reset. Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC họ MSC-51 nhưng chỉ được thi hành trong sự biên dịch của CMOS. II. DS12887: IC ĐỒNG HỒ THỜI GIAN THỰC DS12C887 1. Khảo sát sơ đồ chân của DS12C887 – Chức năng từng chân. AD0-AD7 – Bus đa hợp địa chỉ/ dữ liệu NC – Bỏ trống MOT - Lựa chọn loại bus CS – Ngõ vào lựa chọn RT C AS – Chốt địa chỉ R/W – Ngõ vào đọc/ghi DS – Chốt dữ liệu RESET\ - Ngõ vàoReset IRQ\ - Ngõ ra yêu cầu ngắt SQW – Ngõ ra sóng vuông VCC – Nguồn cung cấp +5 Volt GND – Mass Chức năng của các chân : GND, VCC: Nguồn cung cấp cho thiết bị ở những chân trên. VCC là điện áp ngõ vào +5 volt . Khi điện áp 5 volts được cung cấp đúng chuẩn, thiết bị được truy cập đầy đủ và dữ liệu có thể đọc và ghi. Khi Vcc thấp hơn 4.25 volts, qúa trình đọc và ghi bị cấm. Tuy nhhiên, chức năng giữ thời gian vẫn được tiếp tục không bị ảnh hưởng bởi điện áp bị sụt giảm bên ngoài. Khi VCC rớt xuống thấp hơn 3V, RAM và bộ giữ giờ được chuyển sang nguồn năng lượng bên trong. Chức năng giữ thời gian duy trì độ chính xác vào khoảng ±1 phút/tháng ở nhiệt độ 250 C bất chấp điện áp ở ngõ vào chân Vcc. MOT (Mode Select): Chân MOT là chân có tính linh hoạt để lựa chọn giữa hai loại bus. Khi được nối lên VCC, bus định thời Motorola được chọn lựa. Khi được nối xuống GND hoặc không nối, bus định thời Intel được lựa chọn. Chân có điện trở kéo xuống bên trong có giá trị vào khoảng 20K. SQW (Square Wave Output): Chân SQW có thể xuất tín hiệu ra từ 1 trong 13 loại được cung cấp từ 15 trạng thái được chia bên trong của Real Time Clock. Tần số của chân SQW có thể thay đổi bằng cách lập trình thanh ghi A như đã trình bày ở bảng 2.1. Tín hiệu SQW có thể mở hoặc tắt sử dụng bit SQWE trong Register B. Tín hiệu SQW không xuất hiện khi Vcc thấp hơn 4.25 volts. AD0-AD7 (Multiplexed Bidirectional Address/Data Bus): Bus đa hợp tiết kiệm chân bởi vì thông tin địa chỉ và thông tin dữ liệu được dùng chung đường tín hiệu. Cùng tại những chân, địa chỉ được xuất trong suốt phần thứ nhất của chu kỳ bus và được dùng cho dữ liệu trong phần thứ 2 của chu kỳ. đa hợp địa chỉ/dữ liệu không làm chậm thời gian truy cập của DS12C887 khi bus chuyển từ địa chỉ sang dữ liệu xảy ra trong suốt thời gian truy cập RAM nội. Địa chỉ phải có giá trị trước khi xuất hiện sườn xuống của AS/ALE, tại thời điểm mà DS12C887 chốt địa chỉ từ AD0 tới AD6. Dữ liệu ghi phải được hiển thị và giữ ổn định trong suốt phần sau của DS hoặc xung WR. Trong chu kỳ đọc của DS12C887 ngõ ra 8 bits của dữ liệu trong suốt phần sau của DS hoặc xung RD. Chu kỳ đọc được thực hiên xong và bus trở về trạng thái tổng trở cao cũng như khi DS bắt đầu chuyển xuống thấp trong trường hợp định thời Motorola hoặc khi RD chuyển lên cao trong trường hợp định thời Intel. AS (Address Strobe Input): Xung dương cung cấp xung chốt địa chỉ trong việc phức hợp bus. Sườn xuống của AS/ALE làm cho địa chỉ bị chốt lại bên trong của DS12C887. Sườn lên tiếp theo khi xuất hiện trên bus AS sẽ xoá địa chỉ bất chấp chân CS có được chọn hay không. Lệnh truy cập có thể gửi tới bằng cả hai cách. DS (Data Strobe or Read Input): Chân DS/RD có 2 kiểu sử dụng tuỳ thuộc vào mức của chân MOT. Khi chân MOT được kết nối lên Vcc, bus định thời Motorola được lựa chọn. Trong kiểu này DS là xung dương trong suốt phần sau của chu kỳ bus và được gọi là Data Strobe. Trong suốt chu kỳ đọc, DS báo hiệu thời gian mà DS12C887 được điều khiển bus đôi. Trong chu kỳ đọc, xung quét của DS là nguyên nhân làm DS12C887 chốt dữ liệu được ghi. Khi chân MOT được nối xuống GND, bus định thời Intel được lựa chọn. Trong kiểu này, chân DS được gọi là Read(RD). RD xác định chu kỳ thời gian khi DS12C887 điều khiển bus đọc dữ liệu. Tín hiệu RD có cùng định nghĩa (same definition) với tín hiệu Output Enable (OE) trong một bộ nhớ riêng. R/ W\ (Read/Write Input): Chân R/ W\ cũng có 2 cách hoạt động. Khi chân MOT được kết nối lên Vcc cho chế độ định thời Motorola, R/W\ đang ở chế độ mà chỉ ra hoặc là chu kỳ hiện tại là chu kỳ đọc hoặc ghi. Chu kỳ đọc đòi hỏi chân R/W\ phải ở mức cao khi chân DS ở mức cao. Chu kỳ ghi đòi hỏi chân R/ W\ phải ở mức thấp trong suốt quá trình chốt tín hiệu của DS. Khi chân MOT được nối GND cho chế độ định thời Intel, tín hiệu R/ W\ là tín hiệu hoạt động mức thấp (an active low signal) được gọi là WR. Trong chế độ này, chân R/ W\ được định nghĩa như tín hiệu Write Enable (WE) trong RAMs chung. CS (Chip Select Input): Tín hiệu chọn lựa phải được xác định ở mức thấp ở chu kỳ bus để DS12C887 được sử dụng. CS phải được giữ trong trạng thái hoạt động trong suốt DS và AS của chế độ định thời Motorola và trong suốt RD và WR của chế độ định thời Intel. Chu kỳ Bus khi chọn vị trí mà không chọn CS sẽ chốt địa chỉ nhưng sẽ không có bất kỳ sự truy cập nào. Khi Vcc thấp hơn 4.25 volts, chức năng bên trong của DS12C887 ngăn chặn sự truy cập bằng cách không cho phép chọn lựa ngõ vào CS. Hành động này nhằm bảo vệ cả dữ liệu của đồng hồ thời gian thực bên trong cũng như dữ liệu RAM trong suốt quá trình mất nguồn. IRQ (Interrupt Request Output): Chân IRQ\ là ngõ ra hoạt động mức thấp của DS12C887 mà có thể sử dụng như ngõ vào ngắt tới bộ xử lý. Ngõ ra IRQ\ ở mức thấp khi bit là nguyên nhân làm ngắt và phù hợp với bit cho phép ngắt được đặt (set). Để xoá chân IRQ\ chương trình của bộ vi xử lý thông thường được đọc ở thanh ghi C. Chân RESET\ cũng bị xoá trong lúc ngắt. Khi không có trạng thái ngắt nào được sử dụng, trạng thái IRQ\ ở trong tình trạng tổng trở cao. Nhiều thiết bị ngắt có thể nối tới một IRQ\ bus. IRQ\ bus là một ngõ ra mở và yêu cầu 1 điện trở kéo lên bên ngoài. RESET\ (Reset Input): Chân RESET\ không có hiệu lực đối với đồng hồ, lịch, hoặc là RAM. Ở chế độ cấp nguồn, chân RESET có thể bị kéo xuống trong thời gian cho phép để ổn định nguồn cung cấp. Thời gian mà chân RESET\ bị kéo xuống mức thấp phụ thuộc vào ứng dụng. Tuy nhiên nếu chân RESET\ được sử dụng ở chế độ cấp nguồn, thời gian RESET\ ở mức thấp có thể vượt quá 200ms để chắc chắn rằng bộ định thời bên trong mà điều khiển DS12C887 ở chế độ power-up đã hết. Khi RESET\ ở mức thấp và VCC ở trên 4.25 volts, những điều sau diễn ra: A. Bit cho phép ngắt định kỳ ((Periodic Interrupt Enable (PEI)) được đặt ở mức 0.. B. Bit cho phép ngắt chuông (Alarm Interrupt Enable (AIE)) được đặt ở mức 0. C. Bit cờ cho phép ngắt kết thúc cập nhật ((Update Ended Interrupt Flag (UF)) được xoá về 0 zero. D. Bit cờ trạng thái yêu cầu ngắt (Interrupt Request Status Flag (IRQF)) được đặt ở mức 0. E. Bit cờ cho phép ngắt định kỳ (Periodic Interrupt Flag (PF)) được đặt ở mức 0. F. Thiết bị không sử dụng được cho tới khi chân RESET\ trở lại mức logic 1. G. Bit cờ cho phép ngắt chuông (Alarm Interrupt Flag (AF)) được đặt ở mức 0. H. Chân IRQ\ ở trong trạng thái tổng trở cao. I. Bit cho phép xuất sóng vuông (Square Wave Output Enable (SQWE)) được đặt ở mức 0. J. Bit cho phép ngắt kết thúc cập nhật (Update Ended Interrupt Enable (UIE)) bị xoá về mức 0. Trong các ứng dụng thông thường chân RESET\ có thể được nối lên VCC. Kết nối như vậy sẽ cho phép DS12C887 hoạt động và khi mất nguồn sẽ không làm ảnh hưởng đến bất kỳ thanh ghi điều khiển nào. Hoạt động của Real Time Clock khi được cấp nguồn hoặc mất nguồn. Chức năng của đồng hồ thời gian thực sẽ tiếp tục hoạt động và tất cả RAM, thời gian, lịch và vị trí bộ nhớ báo giờ và những vùng nhớ không mất dữ liệu còn lại bất chấp điện áp ngõ vào VCC. Khi điện áp VCC được cung cấp cho DS12C887 và đạt tới điện áp lớn hơn 4.25 volts, thiết bị có thể sử dụng được sau 200 ms, dao động được cung cấp, nó cho phép bộ dao động hoạt động và quá trình dao động không ảnh hưởng bởi chân reset. Tính đến giai đoạn này hệ thống đã đi vào ổn định sau khi nguồn được cung cấp. Khi VCC rớt xuống dưới 4.25 volts, ngõ vào lựa chọn chip bị bắt buộc chuyển sang trạng thái không hoạt động bất chấp giá trị tại ngõ vào chân CS. Vì vậy DS12C887 được hoạt động ở chế độ chống ghi. Khi DS12C887 đang ở trạng thái chống ghi, mọi ngõ vào đều bị bỏ qua còn các ngõ ra đều ở trạng thái tổng trở cao. Khi VCC rớt xuống điện áp khoảng 3 volts, điện áp VCC cung cấp bên ngoài được cắt đi và nguồn pin lithium ở bên trong DS12C887 sẽ cung cấp nguồn cho Real Time Clock và bộ nhớ RAM. 2. Cấu trúc bên trong Real Time Clock DS12C887 a. Sơ đồ địa chỉ của Real Time Clock Sơ đồ địa chỉ của DS12C887 được trình bày ở hình 2.2. Sơ đồ địa chỉ bao gồm 113 bytes RAM thông dụng, 11 bytes RAM mà thành phần bao gồm đồng hồ thời gian thực, lịch, dữ liệu báo giờ và 4 bytes được sử dụng cho việc điều khiển và thông báo tình trạng. Tất cả 128 bytes có thể được ghi hoặc đọc trực tiếp trừ những trường hợp sau : 1. Thanh ghi C and D là hai thanh ghi chỉ đọc. 2. Bit thứ 7 của thanh ghi A là bit chỉ đọc. 3. Bit cao của byte thứ 2 là bit chỉ đọc. Hình 2.2 Sơ đồ địa chỉ của DS12C887 Thời gian và lịch đã có bằng cách đọc các bytes bộ nhớ hiện có. Thời gian, lịch và báo giờ được đặt hoặc gán giá trị bằng cách ghi giá trị bytes RAM thích hợp. Nội dung của 10 bytes chứa thời gian, lịch và báo giờ đều có thể hiển thị ở cả 2 dạng nhị phân (Binary) hoặc BCD (Binary-Coded Decimal). Trước khi ghi lên các thanh ghi thời gian, lịch, và các thanh ghi báo giờ bên trong, bit SET ở thanh ghi B phải được đặt ở mức logic 1 để ngăn ngừa sự cập nhật có thể xảy ra trong quá trình ghi đè. Thêm vào nữa để ghi lên 10 thanh ghi chỉ thời gian, lịch, và thanh ghi báo giờ ở một định dạng đã lựa chọn (BCD hay nhị phân), bit chọn kiểu dữ liệu (Data mode (DM)) của thanh ghi B phải được đặt ở mức logic thích hợp. Tất cả 10 bytes thời gian, lịch và báo giờ phải sử dụng cùng kiểu dữ liệu. Bit được đặt ở thanh ghi B nên được xoá sau khi bit kiểu dữ liệu đã được ghi để cho phép đồng hồ thời gian thực cập nhật bytes thời gian và lịch. Vào lúc đầu, đồng hồ thời gian thực cập nhật ở một kiểu đã được lựa chọn. Kiểu dữ liệu không thể thay đổi mà không khởi động lại 10 bytes dữ liệu. Bảng 2 trình bày định dạng nhị phân và BCD của cả thời gian , lịch, và báo giờ. Bit lựa chọn kiểu hiển thị 24–12 không thể thay đổi mà không khởi động lại thanh ghi giờ. Khi định dạng 12 giờ được lựa chọn, bit cao của bytes giờ tương ứng với PM khi nó được đặt ở mức logic 1. Bytes thời gian, lịch, và bytes báo giờ luôn được truy cập bởi vì chúng được đệm gấp đôi. Mỗi giây một lần, 11 bytes được nâng cấp và được kiểm tra tình trạng báo giờ. Nếu lệnh đọc dữ liệu thời gian và lịch điễn ra trong quá trình cập nhật, một vấn đề phát sinh là giờ, phút, giây, … có thể không chính xác. Xác xuất đọc không chính xác dữ liệu thời gian và lịch là rất thấp. Có vài phương pháp tránh một số sai số có thể xảy ra khi đọc thời gian và lịch được đề cập sau trong bài viết. 3 bytes báo giờ có thể sử dụng bằng 2 cách. Cách thứ nhất, khi thời gian báo giờ thược ghi vào vị trí của các thanh ghi giờ, phút, giây, tác động báo giờ được bắt đầu tại thời gian chính xác trong ngày khi bit cho phép báo chuông được đặt ở mức cao. Cách thứ hai sử dụng để đặt trạng thái bất chấp vào một hoặc nhiều bytes báo chuông. Mã bất chấp là bất kỳ mã số hex nào nằm trong giá trị từ C0 đến FF. Hai bit có trọng số lớn nhất của những byte trên đặt vào trạng thái bất chấp khi ở mức logic 1. Báo giờ sẽ được sinh ra mỗi giờ khi bit bất chấp được đặt vào bytes giờ. Tương tự, báo giờ sẽ sinh ra mỗi phút nếu mã bất chấp có ở bytes giờ và bytes phút. Nếu mã bất chấp có ở trong cả 3 bytes báo giờ thì nó sẽ tạo ra tín hiệu ngắt mỗi giây. Bảng 1 : Kiểu dữ liệu thời gian, lịch và báo giờ b. Các thanh ghi điều khiển DS12C887 có 4 thanh ghi điều khiển được sử dụng vào mọi lúc kể cả trong quá trình cập nhật. Thanh ghi A MSB LSB BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0 UIP DV2 DV1 DV0 RS3 RS2 RS1 RS0 UIP - Update In Progress (UIP) là bit trạng thái mà có thể theo dõi được. Khi bit UIP ở mức 1, quá trình cập nhật sẽ sớm xảy ra. Khi bit UIP ở mức 0, quá trình cập nhật sẽ không xảy ra ít nhất là 244 ms. Những thông tin về thời gian, lịch, và báo giờ ở trong RAM có đầy đủ cho việc truy cập khi bit UIP ở mức 0. Bit UIP là bit chỉ đọc và không bị ảnh hưởng của chân RESET\. Khi ghi bit SET ở thanh ghi B lên 1 để ngăn chặn mọi quá trình cập nhật và xoá bit trạng thái UIP. DV2, DV1, DV0 – 3 bit trên được sử dụng để bật hoặc tắt bộ dao động và cài đặt lại quá trình đếm xuống. Khi được đặt 010 thì đó là sự kết hợp duy nhất để bật bộ dao động lên và cho phép RTC giữ thời gian. Khi được đặt 11X sẽ cho phép dao động nhưng giữ quá trình đếm xuống ở mức reset. Quá trình cập nhật tiếp theo sẽ sớm diễn ra sau 500ms sau khi kiểu 010 được ghi vào DV0, DV1 và DV2. RS3, RS2, RS1, RS0 - 4 bit loại lựa chọn để lựa chọn một trong 13 loại của bộ chia 15 trạng thái hoặc không cho phép xuất tín hiệu chia ra ngoài. Loại được lựa chọn có thể phát ra sóng vuông (chân SQW) và/hoặc ngắt theo chu kỳ. Người sử dụng có thể sử dụng 1 trong những cách sau : Cho phép ngắt với bit PIE Cho phép xuất ngõ ra chân SQW với bit SQWE Cho phép cả hai hoạt động cùng một lúc và cùng một loại. Không kích hoạt cả 2 Bảng 1 liệt kê chu kỳ ngắt và tần số sóng vuông mà có thể chọn lựa với bit RS. Cả 4 bit đọc/ ghi đều không bị ảnh hưởng bởi chân RESET. THANH GHI B MSB LSB BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0 SET PIE AIE UIE SQWE DM 24/12 DSE SET – Khi bit SET ở mức 0, thông thường quá trình cập nhật bằng cách tăng biến đếm 1 lần 1 giây. Khi bit SET được ghi vào mức 1, mọi quá trình cập nhật đều bị cấm, và chương trình có thể bắt đầu (khởi động) bytes thời gian và lịch mà không có quá trình cập nhật nào xảy ra trong quá trình khởi động. Chu kỳ đọc có thể thực thi ở cùng một kiểu. SET là bit đọc/ghi và không chịu ảnh hưởng của nút RESET hoặc các chức năng bên trong của DS12C887. PIE – Bit cho phép ngắt theo chu kỳ (Periodic Interrupt Enable) là bit đọc/ghi, nó cho phép bit cờ ngắt theo chu kỳ (Periodic Interrupt Flag (PF)) trong thanh ghi C để điều khiển chân IRQ\ xuống mức thấp. Khi bit PIE được đặt lên mức 1, chu kỳ ngắt được tạo ra bằng cách điều khiển chân IRQ\ xuống mức thấp tuỳ thuộc vào tỉ lệ phân bố của bit RS3-RS0 ở thanh ghi A. . A 0 in the PIE bit blocks the IRQ\ output from being driven by a periodic interrupt, but the Periodic Flag (PF) bit is still set at the periodic rate. PIE is not modified by any internal DS12C887 functions but is cleared to 0 on RESET\ . AIE – Bit cho phép ngắt báo giờ (Alarm Interrupt Enable (AIE)) là bit đọc/ghi mà khi được đặt lên 1 nó cho phép bit cờ báo giờ(Alarm Flag (AF)) ở thanh ghi C để cho phép ngắt IRQ\. Tín hiệu ngắt báo giờ diễn ra ở tất cả các giây khi cả 3 bytes báo giờ chứa mã báo giờ “don’t care” được thể hiện ở nhị phân như sau 11XXXXXX. Các chức năng bên trong của DS12C887 không bị ảnh hưởng bởi bit AIE. UIE – Bit cho phép kết thúc quá trình ngắt cập nhật (Update Ended Interrupt Enable (UIE)) là bit đọc/ghi mà cho phép bit cờ kết thúc quá trình cập nhật ở thanh ghi C để cho phép ngắt IRQ\. Chân RESET\ ở mức 0 hoặc chân SET ở mức 1 sẽ xóa bit UIE. SQWE – Khi bit cho phép xuất sóng vuông (Square Wave Enable (SQWE)) được đặt lên mức 1, một tín hiệu sóng vuông có tần số được đặt bởi vị trí được lựa chọn của bit RS3 đến RS0 sẽ điều khiển sóng ra tại chân SQW. Khi bit SQWE được đặt ở mức thấp, chân SQW sẽ được giữ ở mức thấp. SQWE là bit đọc\ghi và được xóa khi RESET. SQWE được đặt lên 1 khi được cấp VCC. DM – Bit kiểu dữ liệu (Data Mode (DM)) quy định khi nào thì thông tin lịch và thời gian ở định dạng nhị phân hoặc BCD. Bit DM được đặt bởi chương trình để có định dạng thích hợp và có thể đọc khi được yêu cầu. Bit này không bị thay đổi bởi các chức năng bên trong hoặc chân RESET\. Mức 1 của DM sẽ hiển thị dữ liệu nhị phân còn mức 0 hiển thị dữ liệu Binary Coded Decimal (BCD). 24/12 – Bit điều khiển 24/12 xác định kiểu bytes giờ. Khi ở mức 1 thì nó chỉ chế độ hiển thị 24 giờ, còn ở mức 0 thì chỉ chế độ hiển thị 12 giờ. Bit này là bit đọc ghi và không bị ảnh hưởng bởi các chức năng bên trong cũng như chân RESET\. DSE – Bit cho phép nhớ công khai (Daylight Savings Enable (DSE)) là bit đọc\ghi, nó cho phép 2 cập nhật đặc biệt khi DSE được đặt lên 1. Vào chủ nhật đầu tiên của tháng 4, thời gian sẽ tăng từ 1:59:59 AM lên 3:00:00 AM. Vào chủ nhật cuối cùng của tháng 10, khi thời gian lần đầu tiên đạt được 1:59:59 AM thì nó sẽ đổi thành 1:00:00 AM. Chức năng đặc biệt này sẽ không được thực thi nếu bit DSE ở mức 0. Bit này không bị ảnh hưởng bởi các chức năng bên trong cũng như chân RESET\. Thanh ghi C MSB LSB BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0 IRQF PF AF UF 0 0 0 0 9 of 19 IRQF – Bit cờ yêu cầu ngắt (Interrupt Request Flag (IRQF)) được đặt lên 1 khi một trong những điều dưới đây đúng : PF = PIE = 1 AF = AIE = 1 UF = UIE = 1 Điều đó có nghĩa là IRQF = (PF . PIE) + (AF . AIE) + (UF . UIE) Bất cứ lúc nào bit IRQF được đặt lên 1, chân IRQ\ được đặt xuống mức thấp. Bit cờ PF, AF và UF được xoá khi thanh ghi C được chương trình đọc hoặc chân RESET\ ở mức thấp. PF – Bit cờ ngắt theo chu kỳ (Periodic Interrupt Flag (PF)) là bit chỉ đọc, nó được đặt lên mức 1 khi có 1 sườn xung được phát hiện ở tín hiệu lựa chọn của bộ chia. Từ bit RS3 đến RS0 xác định chu kỳ. PF được đặt lên 1 bất chấp trạng thái của bit PIE. Khi cả PF và PIE đều ở mức 1, tín hiệu IRQ\ được kích hoạt và sẽ đặt bit IRQF lên mức 1. Bit PF sẽ bị xoá bằng phần mềm đọc thanh ghi C hoặc chân RESET\. AF - Mức 1 của bit cờ cho phép ngắt báo giờ (Alarm Interrupt Flag (AF)) chỉ ra rằng thời gian hiện tại được so sánh với thời gian báo giờ. Nếu bit AIE còn ở mức 1, chân IRQ\ sẽ xuống mức thấp và 1 sẽ được đặt vào bit IRQF. Khi RESET\ hoặc đọc thanh ghi C sẽ xoá AF. UF – Bit cờ ngắt kết thúc cập nhật (Update Ended Interrupt Flag (UF)) được đặt sau mỗi chu kỳ cập nhật. Khi bit UIE được đặt lên 1, mức 1 ở UF sẽ làm cho bit IRQF lên mức 1, nó sẽ xác định trạng thái chân IRQ\. UF sẽ bị xoá khi thanh ghi C được đọc hoặc có tín hiệu RESET. Từ bit 3 đến bit 0- Đây là những bit không sử dụng của thanh ghi trạng thái C. Những bit này luôn luôn ở mức 0 và không thể ghi đè. REGISTER D MSB LSB BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0 VRT 0 0 0 0 0 0 0 VRT – Bit thời gian và RAM hợp lệ (Valid RAM and Time (VRT)) biểu thị tình tạng của của pin được kết nối chân VBAT. Bit này không phải là bit ghi được và luôn có giá trị bằng 1 khi đọc. Nếu hiển thị mức 0, nguồn năng lượng lithium bên trong đã cạn và cả hai mục dữ liệu thời gian thực lẫn dữ liệu RAM đều bị nghi ngờ. Bit này không chịu ảnh hưởng bởi chân RESET. BIT 6 ĐẾN BIT 0 – Những bit được đề cập ở trên của thanh ghi D không được sử dụng. Chúng không ghi được và khi đọc thì luôn có giá trị bằng 0. 3 Chu kỳ cập nhật DS12C887 thực hiện một chu kỳ cập nhật mỗi lần một giây bất chấp bit SET ở thanh ghi B. Khi bit SET ở thanh ghi B được đặt lên 1, bộ phận sao chép từ bộ đệm các bytes thời gian, lịch, báo giờ sẽ không hoạt động và sẽ không cập nhật thời gian khi thời gian tăng lên. Tuy nhiên, quá trình đếm giờ vẫn tiếp tục để cập nhật bộ nhớ nội để sao chép vào bộ đệm. Hành động này cho phép thời gian vẫn duy trì độ chính xác mà không phụ thuộc quá trình đọc hoặc ghi bộ đệm thời gian, lịch và báo giờ và cũng chắc chắn rằng những thông tin về thời gian và lịch là phù hợp. Chu kỳ cập nhật cũng so sánh những bytes báo giờ với những bytes thời gian tương ứng và kết quả là có báo giờ nếu giống nhau hoặc là mã “don’t care” được đặt cho tất cả 3 vị trí. Có 3 cách có thể điều khiển truy cập đồng hồ thời gian thực mà có thể tránh được bất kỳ khả năng truy cập các dữ liệu về thời gian và lịch mâu thuẫ với nhau. Cách thứ nhất sử dụng ngắt kết thúc cập nhật. Nếu được kích hoạt, một tín hiệu ngắt sẽ xảy ra sau mỗi chu kỳ cập nhật mà chỉ ra rằng có hơn 999ms để đọc những thông tin về thời gian và ngày tháng thực. Nếu ngắt này được sử dụng, bit IRQF ở thanh ghi C phải được