Đồ án Thiết kế và chế tạo mô hình điều khiển đèn giao thông ngã tư

.................................................................................................................................. ..................................................................................................................................... Hưng Yên ngày … tháng 04 năm 2010 Giáo viên phản biện Ý TƯỞNG THẾT KẾ Mạch điều khiển dàn đèn giao thông tại ngã tư ưu tiên xe cơ giới, tại các góc đường, đèn sẽ được bố trí như hình vẽ dưới đây. Mỗi góc của ngã tư đường sẽ gồm một bộ đèn xanh, đỏ vàng dành cho xe cơ giới và đồng thời có led hiển thị thời gian đếm ngược dành cho xe cơ giới để người đi xe tiện quan sát. Hướng chiếu của các đèn và hướng đi lại trên đường sẽ được mô tả như hình vẽ. Chiều mũi tên nhỏ chỉ hướng chiếu của đèn và người tham gia giao thông sẽ đi theo hướng mũi tên đậm nằm trên đường và sẽ phải quan sát bộ đèn giao thông gần nhất bên tay phải làm chỉ dẫn giao thông. Khi các đèn làm nhiệm vụ điều khiển giao thông thì các bộ đèn đối diện nhau sẽ có cùng trạng thái về màu đèn. Còn các bộ đèn ở đường kề sát sẽ ngược lại về màu đèn. Ví dụ như bộ đèn ở nhánh này có màu xanh, vàng, đỏ thì đèn ở nhánh bên cạnh sẽ có màu đỏ, vàng, xanh, việc thiết kế đèn vàng sáng giữa đèn xanh và đèn đỏ là để báo cho phương tiện giao thông biết là sắp có sự chuyển đổi giữa hai đèn màu xanh và đèn màu đỏ. Do vậy, về cơ bản đèn điều khiển giao thông tại ngã tư được chia làm hai dàn: dàn đèn 1 và dàn đèn 2. Ngoài ra mạch còn được thiết kế hai chế độ làm việc ban ngày và ban đêm.Ở chế độ làm việc ban ngày, các đèn led sẽ hoạt động bình thường. Còn ở chế độ ban đêm sẽ chỉ có một đèn vàng nhấp nháy theo xung nhịp đưa vào.Hai chế độ được thiết lập chuyển mạch bằng công tắc. Chương I: CƠ SỞ LÍ THUYẾT I- Các cổng logic cơ bản Phép toán OR và cổng OR Phép toán OR hay còn được gọi là phép cộng logic. + Hàm OR (hàm hoặc): y = x1 + x2 X1 X2 y - + + Bảng chân lý: x1 x2 y 0 0 1 1 0 1 0 1 0 1 1 1 Mạch điện minh hoạ quan hệ logic OR + Mở rộng cho trường hợp tổng quát có n biến: y = x1 + x2 + …. + xn. Mạch điện thực hiện quan hệ logic OR được gọi là cổng OR. Cổng OR: x1 x2 y + Định nghĩa: Là mạch có từ hai đầu vào trở lên và có đầu ra bằng tổ hợp or các biến đầu vào. + Giản đồ thời gian: X1 X2 y X1 X2 y 1 X1 X2 y + Ký hiệu logic: x1 x2 y E=-12V R0 0V +3V -0.7V +2.3V + Mạch điện dùng điốt bán dẫn: Điện áp sụt trên điốt khi phân cực thuận là 0.7V. Khi Vx1 = Vx2 = 0V thì Vy = 0V – 0.7V = -0.7V. Khi Vx1 = 0V, Vx2 = 3V hoặc Vx1 = 3V, Vx2 = 0V thì Vy = 3V – 0.7V = 2.3V (do 2 điốt có katốt nối chung nên anốt nào có điện thế cao hơn sẽ dẫn điện mạnh hơn làm cho điốt kia chịu phân cực ngược và ở trạng thái ngắt hở mạch). Khi Vx1 = Vx2 = 3V thì Vy = 3V – 0.7V = 2.3V. Nếu có n đầu vào thì mắc n điốt tương tự như trên. Phép toán AND và cổng AND Phép toán AND hay còn được gọi là phép nhân logic. + Hàm AND (hàm và): y = x1.x2 X1 X2 y - + +Bảng chân lý: x1 x2 y 0 0 1 1 0 1 0 1 0 0 0 1 Mạch điện minh hoạ quan hệ logic AND + Mở rộng cho trường hợp tổng quát có n biến: y = x1 . x2 .… . xn.. Mạch điện thực hiện quan hệ logic AND được gọi là cổng AND. Cổng AND + Định nghĩa: Là mạch có từ hai đầu vào trở lên và một đầu ra bằng tổ hợp AND các biến đầu vào. x1 x2 y + Giản đồ thời gian: & x1 x2 y X1 X2 y + Ký hiệu logic: + Mạch điện dùng điốt bán dẫn: Điện áp sụt trên điốt khi phân cực thuận là 0.7V. x1 x2 y E=+12V R0 0V +3V +0.7V +3.7V Khi Vx1 = Vx2 = 0V thì Vy = 0V + 0.7V = 0.7V. Khi Vx1 = 0V, Vx2 = 3V hoặc Vx1 = 3V, Vx2 = 0V thì Vy = 0V + 0.7V = 0.7V (do 2 điốt có anốt nối chung nên katốt nào có điện thế thấp hơn sẽ dẫn điện mạnh hơn làm cho điốt kia chịu phân cực ngược và ở trạng thái ngắt hở mạch). Khi Vx1 = Vx2 = 3V thì Vy =3V + 0.7V=3.7V. Nếu có n đầu vào thì mắc n điốt tương tự. Phép toán NOT và cổng NOT Phép toán NOT hay còn được gọi phép đảo hay phép phủ định + Hàm NOT (hàm đảo): + Bảng chân lý: X y 0 1 1 0 y - + x R Mạch điện minh hoạ quan hệ logic NOT: Mạch điện thực hiện quan hệ logic NOT được gọi là cổng NOT. Cổng NOT x y + Định nghĩa: Là mạch có duy nhất một đầu vào và mức logic ở đầu ra luôn ngược với mức logic ở đầu vào. + Giản đồ thời gian: x y 1 x y + Ký hiệu logic: + Mạch điện: VB= -12V R2 y Vcc= +12V R1 Rc EQ = 2.5V DQ 0.3V 3.2V 0.3V 3.2V x Trong cổng NOT, tranzito làm việc ở chế độ đóng mở. Khi x ở mức thấp thì T ngắt hở mạch, y ở mức cao. Khi x ở mức cao thì T thông bão hoà, y ở mức thấp. Tác dụng của nguồn âm EB là đảm bảo T ngắt hở mạch tin cậy khi x ở mức thấp. EQ và DQ có tác dụng giữ mức cao đầu ra ở giá trị quy định. x1 x2 y 0 0 1 1 0 1 0 1 1 0 0 0 Hàm NOR (không hoặc: NOT - OR) + Hàm logic: + Bảng chân lý: X1 X2 y X1 X2 y 1 X1 X2 y + Ký hiệu logic: + Trong trường hợp tổng quát nếu n biến ta cũng có: II- Các bộ đếm 1. Đặc điểm và phân loại bộ đếm. a) Đặc điểm. Đếm là khả năng nhớ được số xung đầu vào; mạch điện thực hiện thao tác đếm gọi là bộ đếm. Số xung đếm được biểu diễn dưới các dạng số nhị phân hoặc thập phân. Đếm là một thao tác rất quan trọng, được sử dụng rất rộng rãi trong thực tế, từ các thiết bị đo chỉ thị số đến các máy tính điện tử số. Bất kỳ hệ thống số hiện đại nào cũng có bộ đếm. b) Phân loại. Có 3 cách phân loại. + Căn cứ vào tác động của xung đầu vào người ta chia làm 2 loại - Bộ đếm đồng bộ. - Bộ đếm dị bộ. Bộ đếm đồng bộ có đặc điểm là xung Clock đều được đưa đồng thời đến các FF. Bộ đếm dị bộ thì xung Clock chỉ được đưa vào FF đầu tiên, còn các FF tiếp theo thì lấy tín hiệu tại đầu ra của FF phía trước thay cho xung Clock. + Căn cứ vào hệ số đếm người ta phân chia thành các loại: - Bộ đếm nhị phân. - Bộ đếm thập phân. - Bộ đếm Modul bất kỳ. Nếu gọi n là số ký số trong mã nhị phân (tương ứng với số FF có trong bộ đếm) thì dung lượng của bộ đếm là N = 2n . Đối với bộ đếm thập phân thì N = 10 là trường hợp đặc biệt của bộ đếm N phân. N là dung lượng của bộ đếm hoặc có thể nói là độ dài đếm của bộ đếm, hoặc hệ số đếm. + Căn cứ vào số đếm tăng hay giảm dưới tác dụng của xung đầu vào người ta chia ra làm 3 loại: - Bộ đếm thuận (Up Counter). - Bộ đếm nghịch (Down Cuonter). - Bộ đếm thuận nghịch.(Up/Down). 2. Một số bộ đếm sử dụng trong đề tài 2.1 Bộ đếm nhị phân: Hệ đếm nhị phân được cấu trúc bởi các trigơ, các trạng thái ngõ ra được xác lập dưới dạng mã nhị phân biểu thị bằng các trạng thái 0 và 1. 2.1.1 Bộ đếm nhị phân không đồng bộ (đếm nối tiếp): Khái niệm: là bộ đếm mà các trigơ mắc nối tiếp với nhau, lối ra trigơ trước được nối với lối vào của trigơ sau. Đặc điểm: xung CLK không được đưa đồng thời vào các trigơ mà chỉ được đưa vào và làm chuyển trạng thái của trigơ đầu tiên, lối ra của trigơ trước làm chuyển trạng thái của trigơ liền sau nó. Phân loại: trong đếm nhị phân không đồng bộ có các loại sau: Đếm tiến (Up counter): - Sơ đồ: Giải thích sơ đồ: đây là sơ đồ đếm nhị phân không đồng bộ 4 bít đếm thuận + Muốn xoá: Pr=1, CLR=0. Muốn đặt: Pr=0, CLR=1 + Để bộ đếm làm việc đặt mức lôgic J=K=1 ;CLR=1 + Xung nhịp tác động vào trigơ có trọng số nhỏ nhất và tác động bởi sườn âm nên khi CLK chuyển từ 1 về 0 thì lập tức đầu ra Q1=1; Q2, Q3, Q4=0 Trigơ 2 thay đổi trạng tháI khi Q1 chuyển từ 1 về 0 Trigơ 3 thay đổi trạng tháI khi Q2 chuyển từ 1 về 0 Trigơ 4 thay đổi trạng tháI khi Q3 chuyển từ 1 về Đếm lùi(up/down): -Sơ đồ: - Giải thích: Ta thấy bộ đếm ngược chỉ khác bộ đếm thuận ở chỗ lối ra Q(đảo) của trigơ trước được nối vào CLK của trigơ sau nên trigơ sau sẽ chuyển trạng thái khi trigơ trước nó chuyển từ 1 về 0 Bộ đếm thuận ngược tuỳ ý: Để có một bộ đếm vừa thuận vừa ngược ta thêm một đầu vào điều khiển tiến lùi UP/DOWN. - Sơ đồ: - Giải thích: * Đếm tiến :khi cho lối vào đIều khiển tiến lùi U/D=1 lối ra Q của trigơ trước nối với CKL của trigơ tiếp theo .Sơ đồ tương đương như hình 1.1 * Đếm lùi: khi cho lối vào điều khiển U/D=0 lối ra Q(đảo) của trigơ trước nối với CLK của trigơ tiếp theo .Sơ đồ như hình 1.2 Ưu nhược, điểm của bộ đếm không đồng bộ : - Ưu điểm: đơn giản do đòi hỏi ít linh kiện - Nhược điểm :Tác động chậm vì thời gian trễ khá lớn do mỗi trigơ hoạt động nhờ sự chuyển trạng thái tại đầu ra của trigơ trước nó. 2.1.2 Bộ đếm nhị phân đồng bộ (đếm song song) - Khái niệm : là bộ đếm mà xung nhịp được kích đồng thời vào tất cả các trigơ - Sơ đồ: - Nguyên lí làm việc: Điều kiện cho các trigơ JK hoạt động: - Đầu vào J = K = 1 - Xung CLK phải lật trạng thái từ 1 về 0 - Đầu vào Reset = 1 Tạo mức logic CE0 = 1 (5V) Tại thời điểm ban đầu CLK nhảy từ 1 về 0, lập tức đầu ra Q1 = 1, do CE0 = 1 các CE đều bằng 01 nên các đầu ra khác giữ nguyên trạng thái Qi = 0 CE1 = 1 đặt điều kiện cho trigơ JK thứ 2 hoạt động. Khi xung CLK nhảy từ 1 về 0, thì lập tức Q1 nhảy từ 1 về 0 khi đó Q2 có đủ điều kiện hoạt động lập tức nhảy lên mức 1 còn các Q1 khác giữ nguyên trạng thái cũ. CE2 = 1 đặt điều kiện cho trigơ JK thứ 3 hoạt động và lập tức nhảy lên 1. Như vậy trigơ JK chỉ lật trạng thái khi trigơ JK ở cấp thấp hơn nó lật trạng thái từ 1 về 0 các xung CLK được đưa vào song song các trigơ JK. Cho nên bộ đếm sẽ đếm tuần tự. Xét tăng dung lượng bộ đếm: Khi cần đếm số lượng xung lớn hơn 15, người ta không kéo dài thêm trigơ vào sau trigơ số 4 mà ghép từng nhóm 4 trigơ. Việc ghép liên tiếp các bộ đếm 4 bit phảI dùng tín hiệu nhớ E và CE, các tín hiệu này được tạo bằng các mạch logic phụ. Ưu nhược điểm của bộ đếm đồng bộ so với bộ đếm không đồng bộ: Trong một bộ đếm đồng bộ mọi trigơ sẽ thay đổi trạng tháI đồng thời, nghĩa là chúng được đồng bộ hoá theo theo mức tích cực của xung nhịp. Do đó không giống như bộ đếm không đồng bộ, những khoảng trễ do truyền sẽ không được cộng lại với nhau mà nó chỉ bao gồm thời gian trễ của một trigơ cộng với thời gian dành cho các mức logic mới truyền qua một cổng AND. Thời gian trễ là như nhau bất kể bộ đếm có bao nhiêu trigơ. Nói chung là thời gian trễ bé hơn nhiều so với bộ đếm không đồng bộ. Do đó, bộ đếm đồng bộ có thể hoạt động ở tần số cao hơn, dĩ nhiên mạch điện của bộ đếm không đồng bộ phức tạp hơn. 2.2 Bộ đếm thập phân mã BCD: Với bộ đếm modul 16, khi hết xung thứ 16 thì QDQCQBQA=0000. Muốn có bộ đếm modul 10 thì đến xung thứ 10 ta có QDQCQBQA=0000. Chúng ta biết với bộ đếm modul 16 đến xung thứ 10 thì QDQCQBQA = 1010, để có được QDQCQBQA = 0000 thì phải dập hai số “1” đi. Muốn vậy ta phảI đưa hai lối ra QD và QB (có giá trị là 1 cần dập đi) vào hai lối vào của một cổng NAND. Để xây dựng bộ đếm thập phân có kđ 10 phải dùng ít nhất 4FF. a) Sơ đồ của bộ đếm BCD không đồng bộ đếm tiến: b) Giải thích sơ đồ: Sơ đồ gồm 4 trigơ ghép nối tiếp với nhau. Lấy trạng thái 10 đưa quay trở về reset các trigơ. Đầu vào J=K=1 đưa đồng thời vào các trigơ, xung CLK được đưa vào trigơ có đầu ra có trọng số nhỏ nhất rồi lấy đầu ra đó làm xung cho trigơ tiếp theo có đầu ra có trọng số nhỏ hơn. Vì đây là bộ đếm 10 (1010) nên có 6 trạng thái không xác định. Ta lấy đầu ra QB và QD cho qua cổng NAND rồi cùng CLK qua một cổng AND vào reset. Cổng AND giúp ta xoá bộ đếm về 0 tại thời điểm bất kỳ. + Bộ đếm BCD không đồng bộ đếm lùi chỉ cần nối Q(đảo) với CLK. + Bộ đếm BCD đồng bộ thì xung CLK được đưa đồng thời vào các trigơ (tương tự bộ đếm nhị phân). c). Các vi mạch ứng dụng: - Các vi mạch họ TTL: 7490, 74160, 74162, 74168, 74176, 74190, 74192, 74196, 74293, 74490. - Các vi mạch họ CMOS: 4029, 40102, 4534, 4518, 40162, 40192 3. Các vi mạch ứng dụng: - Các vi mạch đếm nhị phân họ TTL: 7493, 7490,74163, 74193, 74192. - Các vi mạch đếm nhị phân họ CMOS: 4020, 4024, 4040, 4060, 4516, 4520, 4521, 4526, 4727, 40103, 40161, 40163, 40193. *Xét IC 7493: Hình dáng bên ngoài Sơ đồ khối: IC 7493 Sơ đồ khối của IC7493 Nó gồm hai mạch có thể hoạt động độc lập nhau: Một mạch chia đôi tần số (DIV2) với đầu vào là CLK1 và đầu ra là Q0; một mạch chia 8 tần số, với đầu vào là CLK2 và đầu ra là Q3 sẽ có dãy xung vuông góc lặp với tần số f thì ở đầy ra Q3 sẽ có dãy xung vuông góc tần số f/8. Mạch DIV.8 cũng có thể sử dụng như bộ đếm không đồng bộ nhị phân 3 bít. Xung đếm dẫn vào CLK2, số nhị phân ở cửa ra là Q3Q2Q1(Q1 có trọng số thấp nhất -20, Q3 có trọng số cao nhất -22). IC 7493 có thể sử dụng làm bộ đếm nhị phân 3 bít (bộ đếm modul 8). Nó cũng có thể ding làm bộ đếm nhị phân không đồng bộ 4 bit, với đầu vào xung đếm đặt ở CLK1, số nhị phân ở cửa ra là Q3Q2Q1Q0 (Q0 có trọng số 20, Q3 có trọng số 23) và đầu Q0 phảI nối với CLK2. Có thể sử dụng IC 7493 làm các bộ chia 2, chia 8 và chia 16 tần số. Hai đầu CLR1, CLR2 là hai đầu xoá. Khi CLR1= CLR2=1 logic thì đầu ra bị xoá. Vậy để mạch hoạt động phải nối mass hai đầu này (CLR1=CLR2 = 0 logic). * Vi mạch 74192,74193 : IC 74192 là bộ đếm modul 10, IC 74193 là bộ đếm nhị phân 4 bit (modul 16). Cả hai IC có vỏ vầ cách bố trí chân hoàn toàn giống nhau. IC 74192, 74193 có hai đầu vào đếm UP và DOWN. Nếu xung đếm đưa vào UP (còn đầu vào DOWN đặt giá trị 1 logic) thì bộ đếm sẽ đếm thuận. Ngược lại, nếu xung đầu vào DOWN (còn UP = 1 logic), bộ đếm sẽ đếm ngược. Nếu đồng thời có hai dãy xung đưa vào đầu vào UP và DOWN thì mạch sẽ hoạt động theo cach đếm thuận, nghịch. Mạch có đầu CLR (CLEAR) để xoá nội dung bộ đếm. Khi CLR = 1 logic, bộ đếm bị xoá. Vậy, để mạch có thể đếm được thì phảI đặt CLR = 0 logic và =1 logic. Các đầu ra có quan hệ logic với các đầu vào/ra khác như sau: Ta thấy khi đếm ngược thì luôn bằng 0 logic (vì UP = 1logic), còn đầu ra chỉ nhảy từ giá trị 1 logic xuống 0 logic khi nội dung bộ đếm giảm xuống số 0 (QA = QB = QC = QD = 0) và không có xung đếm ở đầu vào DOWN, lúc đếm thuận thì ngược lại đầu luôn bằng 1 logic ; đầu ra chỉ nhảy từ 1 logic xuống 0 logic khi bộ đếm đã đạt tới dung lượng của nó Nmax=15 với IC 74193 và không có xung ở đầu vào UP. III-Các bộ giải mã 1.Bộ giải mã hiển thị chữ số Thiết kế bộ giải mã hiển thị cho LED 7 thanh với tín hiệu đầu vào là mã BCD (8421). Sơ đồ khối : Hình dạng bên ngoài Led nối anot chung: Led nối catot chung: Bảng trạng thái của bộ giải mã D B C A a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 2. Bộ giải mã BCD sang LED 7 thanh 2.1 Khái niệm : Mã nhị phân BCD được chuyển sang thập phân và được hiển thị các số thập phân dưới dạng 7 đoạn sáng , ứng với mỗi tổ hợp xác định các thanh sáng sẽ hiển thị cho ta 1 số ở hệ thập phân. A B C D a b g Bộ giải mã 2.2 Sơ đồ tổng quát: 3. Vi mạch ứng dụng : Trong thực tế người ta đã chế tạo sẵn các vi mạch để giải mã nhị phân ra 7 đoạn: Các vi mạch 7448, 74LS48, 7449, 74LS49 là các IC giải mã 7 đoạn có lối ra tác động ở mức cao ta có thể dùng chúng để giải mã từ mã BCD ra thập phân quy luật hiển thị các chữ số thập phân của các vi mạch này về cơ bản giống như bảng chân lý trên, chỉ khác đôi chút là số 6 không dùng thanh a và số 9 không dùng thanh d. Các mạch giải mã 7 đoạn 7447A, 74L47, 74S47 là các vi mạch 16 chân, số 6 và số 9 chỉ có 5 thanh sáng giống như 7448, 7449. Vi mạch có lối ra tác động thấp (mức 0) nên đèn chỉ thị 7 đoạn có anốt chung. Mạch giải mã MC 14495 cũng là giải mã nhị phân ra 7 đoạn. Vi mạch 16 chân, có lối ra tác động cao (mức 1) nên đèn chỉ thị 7 đoạn có katốt chung. Số 6 và số 9 có 6 thanh sáng, các số thập phân: 10, 11, 12, 13, 14, 15 được hiển thị giống như các chữ số trong hệ thập lục phân. Trên hình 4.23 minh hoạ sự hiển thị của các đèn chỉ thị số theo mã 7 đoạn khi nó được dùng với mạch giải mã MC 14495. Khảo sát với vi mạch 74247 - Sơ đồ vi mạch Giải thích sơ đồ : - Xung của NE 555 được nối với chân 4 hoặc 5 của IC 74192.(tùy thuộc vào hề đếm tiến hay đếm lùi.Nếu đếm tiến thì chân đếm lùi sẽ được nối mass hoặc nối lên Vcc, tùy theo từng mạch, tùy từng họ loại IC khác nhau(LS hoặc HC…). - Chân 14,15,1,10,9 của IC 74192 được nối mass. - Chân 3,2,6,7 của IC 74192 tương ứng với Q0 ,Q1 ,Q2 ,Q3 được nối với các đầu tương ứng A0 ,A1 ,A2 ,A3 (tương ứng các chân 7,1,2,6) của IC 7447. - Các chân 13,12,11,10,9,15,14 là các đầu ra được nối với các chân a,b,c,d,e,g,f của LED 7 thanh. LED 7 thanh dùng loại Anot chung. Bảng trạng thái Đầu vào Đầu ra D C B A a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 IV-BỘ TẠO XUNG DAO ĐỘNG (IC NE555 ) a.Sơ đồ chân : b.Cấu tạo IC NE555 N gồm có 8 chân. - chân số 1(GND): cho nối mase để lấy dòng cấp cho IC - chân số 2(TRIGGER): ngõ vào của 1 tần so áp.mạch so áp dùng các transistor PNP. Mức áp chuẩn là 2*Vcc/3. - Chân số 3(OUTPUT): Ngõ ra .trạng thái ngõ ra chỉ xác định theo mức volt cao(gần bằng mức áp chân 8) và thấp (gần bằng mức áp chân 1) - Chân số 4(RESET): dùng lập định mức trạng thái ra. Khi chân số 4 nối masse thì ngõ ra ở mức thấp. Còn khi chân 4 nối vào mức áp cao thì trạng thái ngõ ra tùy theo mức áp trên chân 2 và 6. - Chân số 5(CONTROL VOLTAGE): dùng làm thay đổi mức áp chuẩn trong IC 555 theo các mức biến áp ngoài hay dùng các điện trở ngoài cho nối mase. Tuy nhiên trong hầu hết các mạch ứng dụng chân số 5 nối masse qua 1 tụ từ 0.01uF -0.1uF, các tụ có tác dụng lọc bỏ nhiễu giữ cho mức áp chuẩn ổn định. - Chân số 6(THRESHOLD) : là ngõ vào của 1 tầng so áp khác .mạch so sánh dùng các transistor NPN .mức chuẩn là Vcc/3 - Chân số 7(DISCHAGER) : có thể xem như 1 khóa điện và chịu điều khiển bỡi tầng logic .khi chân 3 ở mức áp thấp thì khóa này đóng lại.ngược lại thì nó mở ra. Chân 7 tự nạp xả điện cho 1 mạch R-C lúc IC 555 dùng như 1 tầng dao động . - Chân số 8 (Vcc): cấp nguồn nuôi Vcc để cấp điện cho IC.Nguồn nuôi cấp cho IC 555 trong khoảng từ +5v +15v và mức tối đa là 18v. Chương II: Thiết kế mạch điều khiển đèn giao thông I- Sơ đồ khối mạch điện Sơ đồ khối tổng quan: Mạch điều khiển đèn giao thông ngã tư về cơ bản gồm các khối: Mạch nguồn Mạch chia tần (mạch đếm) Mạch điều khiển đèn Mạch hiển thị 2. Chức năng các khối : Sơ đồ khối của mạch gồm 4 khối như hình : Khối nguồn : khối này có nhiệm vụ cung cấp toàn bộ năng lượng cho mạch điều khiển . Mạch chia tần: cứ 80 xung của NE555 tạo ra sẽ cho ra 8 xung để đưa đến bộ điều khiển đèn giao thông và bộ hiển thị. Mạch điều khiển đèn: lấy xung điều khiển từ bộ chia tần và sẽ sáng lần lượt theo các trạng thái xanh - vàng - đỏ trên hai đường sẽ có trạng thái ngược nhau giữa các đèn. Mạch hiển thị: đó là các led 7 thanh sẽ có nhiệm vụ đếm lùi thời gian sáng của các đèn xanh - vàng - đỏ cho người điều khiển phương tiện giao thông dễ dàng quan sát và chủ động trong quá trình điều khiển phương tiện. SƠ ĐỒ TOÀN MẠCH II- Mạch nguồn và mạch tạo xung 1.Mạch nguồn Sơ đồ mạch điện : Phân tích mạch điện : Mạch nguồn sử dụng biến áp hạ thế . Sơ cấp điện áp vào 220V , thứ cấp điện áp ra 12VAC . Sau chỉnh lưu sử dụng ổn áp bằng IC họ 78XX .( sử dụng IC 7805) Nguyên tắc hoạt động như sau: Sau khi biến áp hạ thế xuống 12VAC tại thứ cấp được bộ chỉnh lưu 2 nửa chu kỳ hình cầu chỉnh lưu về điện 1 chiều qua tụ lọc nguồn C1 làm san bằng biên độ giảm thành phần xoay chiều còn lại làm ảnh hưởng nhiễu đến nguồn .. Tại đầu ra 2 nguồn ta sử dụng 2 tụ lọc gạt bớt thành phần xoay chiều sau khi chỉnh lưu .Nguồn 5V cung cấp cho toàn bộ mạch điều khiển 2.Mạch tạo xung Sơ đồ mạch: Nguyên lí hoạt động Cấu tạo của NE555 gồm OP-amp so sánh điện áp, mạch lật và transistor để xả điện. Cấu tạo của IC đơn giản nhưng hoạt động tốt. Bên trong gồm 3 điện trở mắc nối tiếp chia điện áp VCC thành 3 phần. Cấu tạo này tạo nên điện áp chuẩn. Điện áp 1/3 VCC nối vào chân dương của Op-amp 1 và điện áp 2/3 VCC nối vào chân âm của Op-amp 2. Khi điện áp ở chân 2 nhỏ hơn 1/3 VCC, chân S = [1] và FF được kích. Khi điện áp ở chân 6 lớn hơn 2/3 VCC, chân R của FF = [1] và FF được reset Giải thích sự dao động:Ký hiệu 0 là mức thấp bằng 0V, 1 là mức cao gần bằng VCC. Mạch FF là loại RS Flip-flop,Khi S = [1] thì Q = [1] và  = [ 0].Sau đó, khi S = [0] thì Q = [1] và = [0].Khi R = [1] thì = [1] và Q = [0].Tóm lại, khi S = [1] thì Q = [1] và khi R = [1] thì Q = [0] bởi vì = [1], transisitor mở dẫn, cực C nối đất. Cho nên điện áp không nạp vào tụ C, điện áp ở chân 6 không vượt quá V2. Do lối ra của Op-amp 2 ở mức 0, FF không reset. Giai đoạn ngõ ra ở mức 1:Khi bấm công tắc khởi động, chân 2 ở mức 0.Vì điện áp ở chân 2 (V-) nhỏ hơn V1(V+), ngõ ra của Op-amp 1 ở mức 1 nên S = [1], Q = [1] và = [0]. Ngõ ra của IC ở mức 1.Khi = [0], transistor tắt, tụ C tiếp tục nạp qua R, điện áp trên tụ tăng. Khi nhấn công tắc lần nữa Op-amp 1 có V- = [1] lớn hơn V+ nên ngõ ra của Op-amp 1 ở mức 0, S = [0], Q và vẫn không đổi. Trong khi điện áp tụ C nhỏ hơn V2, FF vẫn giữ nguyên trạng thái đó.Giai đoạn ngõ ra ở mức 0:Khi tụ C nạp tiếp, Op-amp 2 có V+ lớn hơn V- = 2/3 VCC, R = [1] nên Q = [0] và = [1]. Ngõ ra của IC ở mức 0.Vì = [1], transistor mở dẫn, Op-amp2 có V+ = [0] bé hơn V-, ngõ ra của Op-amp 2 ở mức 0. Vì vậy Q và không đổi giá trị, tụ C xả điện thông qua transistor.Kết quả cuối cùng: Ngõ ra OUT có tín hiệu dao động dạng sóng vuông, có chu kỳ ổn định III- Mạch chia tần 80:10 tạo mã điều khiển đèn giao thông Sơ đồ mạch điện: Nguyên lý hoạt động: Nguyên lý hoạt độngcủa mạch chia tần 80:10 Từ bộ định thời NE555 sẽ tạo ra xung vuông, tác động vào chân 14(CK) của IC 2(74190) (đây cũng là IC đếm cho hàng đơn vị) Mục đích là cứ 80 xung vuông từ bộ định thời NE555 ta tạo ra được 8 xung ứng với 80s, để đưa vào mạch đèn giao thông. Tín hiệu QA, QB, QC, QD sẽ được đưa đến IC 3 (7432) trong đó có (QB or QA) or (QC or QD) đầu ra “ MW1” sẽ cho ra mức 0 khi QA= QB= QC= QD =0. Đồng thời lúc đó bộ đếm hàng đơn vị hiển thị số 0. Tín hiệu từ MW1 kích vào chân 1 của IC4(7493). Khi đó bộ đếm 8 hoạt động từ các chân 9,8,11 ta lấy được các tín hiệu QB, QC, QD cung cấp cho mạch đèn giao thông. IV- Thiết kế mạch điều khiển đèn Một số quy ước: Ta chia làm hai nhóm đèn (Đường I và đườngII) Đường I: XI , VI, ĐI . Đường II: XII , VII, ĐII . *Thời gian sáng của các đèn như sau: ĐườngI Đường II XI : 30s ĐII :40s VI : 10s XII : 30s ĐI : 40s VII : 10s Từ bảng này ta thấy thời gian đi xe cơ giới bằng tổng thời gian của đèn xanh và đèn vàng V= 30 + 10 = 40 s. Tổng số thời gian của các đèn ( xanh – vàng - đỏ) = 30 + 10 + 40 = 80 s. Từ đó ta sử dụng bộ đếm 8 trạng thái để cấp tín hiệu điều khiển cho bộ điều khiển có bảng trạng thái như sau: ( Mỗi trạng thái 1 của đèn sẽ tương ứng với 10 s đèn sáng) Với những quy ước trên ta có bảng trạng thái sau: QD QC QB XI VI ĐI XII VII ĐII 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 0 0 1 0 1 1 0 1 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 0 1 0 Các đầu vào QB, QC ,QD được lấy từ đầu ra của mạch chia tần 80:10 tạo mã điều khiển đèn giao thông. Ta có các bảng rút gọn của các đầu ra theo bảng karnough như sau. Ta có: XI = S 0,1,2 XII = S 4,5,6 VI = S 3 = VII = S 7 = BCD ĐI =S 4,5,6,7 ĐII = S0,1,2,3 B DC 00 01 11 10 0 1 1 1 1 Þ XI = B DC 00 01 11 10 0 1 1 1 1 1 Þ ĐI = D B DC 00 01 11 10 0 1 1 1 1 Þ XII = B DC 00 01 11 10 0 1 1 1 1 1 Þ ĐII = Mạch điều khiển đèn 3..Mạch đèn hiển thị thời gian làn đường I 4.Mạch đèn hiển thị thời gian làn đường II Mặt trước của bo mạch Mặt sau của bo mạch 5. Nguyên lý hoạt động của mạch hiển thị thời gian sáng của đèn đường I và II: Biết chu kì đèn sáng của mỗi đường là T = 80s. Trong đó: Xanh: 30s Vàng: 10s Đỏ : 40s Theo bảng trạng thái bộ điều khiển đèn (bảng 1) Thời gian Đường I Đường II 30s đầu XI sáng, VI, ĐI tắt;, ĐII sáng, XII, VII tắt; 10s sau VI sáng, ĐI, XI tắt; ĐII sáng, XII, VII tắt 40s cuối ĐI sáng, XI, VI tắt XII sáng, ĐII, VII tắt Biết :IC10 (74192) là bộ đếm 3 (hàng chục). IC11 (74192) là bộ đếm 2 (hàng chục). Khi XI sáng :( XI or VI) qua IC15 (7432) thì đầu ra tại chân 3 sẽ cho ra mức 1, cấp xung CLR cho IC10. Khi ấy chỉ có bộ đếm 2 hoạt động. Tín hiệu đếm lùi được lấy từ bộ chia xung, mà đầu ra “MW1” cấp vào chân 4 (Down) của IC10 và IC11. Khi đó chỉ có bộ đếm 2 hoạt động. Hàng chục hiển thị số 2, hàng đơn vị hiển thị số 9 Þ Thời gian sáng của đèn XI là từ 29 ¸ 00 s. Khi đèn XI tắt thì VI sáng: + ( XI or VI) qua IC15 thì đầu ra tại chân 3 sẽ cho ra mức 1, tạo xung CLR vào bộ đếm 2. +( VI or ĐI) qua IC15 thì đầu ra tại chân 6 sẽ cho ra mức 1, tạo xung CLR vào bộ đếm 3. Khi đó chỉ còn bộ đếm lùi của hàng đơn vị hoạt động Þ Thời gian sáng của VI là 9¸0s; Khi VI tắt thì ĐI tắt: