Đồ án Thiết kế và Xây dựng mạch điều khiển vi kẹp có gắn cảm biến

ART giao tiếp ngoại vi, chế độ UART Chương này sẽ bàn về hoạt động của chế độ không đồng bộ UART. USART0 được thực hiện trên các vi điều khiển MSP430x12xx, MSP430x13xx, và MSP430x15xx. Trong sự bổ sung USART0, vi điều khiển MSP430x14xx và MSP430x16xx thực hiện một modul đồng nhất USART thứ hai, USART1. 2.4.1 Chế độ hoạt động của UART Trong chế độ không đồng bộ, USART kết nối MSP430 tới một hệ thống bên ngoài qua 2 pin bên ngoài, URXD và UTXD. Chế độ UART được lựa chọn khi bit SYNC được xoá. Tính năng chế độ UART bao gồm: 7-hoặc-8 bit dữ liệu là lẻ, chẵn, hoặc không-chẵn lẻ. Thanh ghi đệm nhận và truyền riêng biệt. LSB-đầu tiên truyền và nhận dữ liệu. Chương trình hoá tốc độ baud với sự điều biến cho phân đoạn hỗ trợ tốc độ baud. Trạng thái các cờ cho dò tìm lỗi và sự triệt và dò tìm địa chỉ. Khả năng ngắt độc lập cho nhận và truyền. Hình 2.4 Sơ đồ của chế độ hoạt động USART 2.4.2 Khởi tạo và xác lập lại chế độ hoạt động USART USART được khởi động lại bởi một tín hiệu PUC hoặc bằng việc thiết lập bit SWRST. Sau một PUC, bit SWRST được tự động thiết lập, giữ USART trong một điều kiện reset. Khi thiết lập, bit SWRST xác lập lại bit Ex, UTXIEx, URXIFGx, RXWAKE, TXEPT. Làm cho các cờ có thể truyền và nhận, URXEx và UTXEx, không được thay đổi bởi SWRST. Xoá SWRT làm giảm USART cho hoạt động. Xem thêm chương modul USART, chế độ 12C cho USART0 khi lại định hình từ chế độ IC tới chế độ UART. Chú ý: Khởi tạo hoặc định hình lại modul USART. Sự khởi tạo/định hình lại USART yêu cầu những quá trình sau: Thiết lập SWRST (BIS.B #RST, &UxCTL). Khởi tạo tất cả thanh ghi USART với SWRST = 1 (bao gồm UxCTL). Làm cho modul USART có thể qua MExSFRs (URXEx và/hoặc UTXEx). Xoá SWRST qua phần mềm (BIC.B #SWRST, &UxCTL). Làm cho các ngắt (tuỳ chọn) có thể qua IExSFRs (URXIEx và/hoặc UTXIEx). 2.4.3 Dạng kí tự khung truyền Đặc tính định dạng UART, cho thấy trong hình 2.5, gồm có một bit start, 7 hoặc 8 bit dữ liệu, một bit /lẻ/không chẵn lẻ, một bit địa chỉ (chế độ địa chỉ-bit), và một hoặc hai bit stop. Bit chẵn lẻ được định nghĩa bởi lựa chọn nguồn xung và cài đặt của tốc độ baud các thanh ghi. Hình 2.5: Dạng kí tự khung truyền 2.4.4 Định dạng truyền không đồng bộ Khi hai thiết bị truyền thông không đồng bộ, định dạng đường-không dùng đến được sử dụng cho giao thức. Khi 3 hoặc nhiều hơn thiết bị truyền thông, USART hỗ trợ đường-không dùng đến và bit-địa chỉ định dạng truyền thông đa xử lý. Khi MM = 0, định dạng đa xử lý đường-không dùng đến được lựa chọn. Những khối dữ liệu được phân ra bằng một thời gian không dùng đến trên các đường truyền hoặc nhận như được thấy trong hình 13-3. Một đường nhận không dùng đến được tạo ra khi 10 hoặc nhiều hơn tiếp tục những con số một (những đánh dấu) được nhận sau khi bit stop đầu tiên của một đặc tính. Khi 2 bit stop được sử dụng cho đường không dùng đến thì bit stop thứ hai được đếm như bit đánh dấu đầu tiên của giai đoạn không dùng đến. Đặc tính đầu tiên nhận sau khi một giai đoạn không dùng đến là một đặc tính địa chỉ. Bit RXWAKE được sử dụng như một thẻ địa chỉ cho mỗi khối của đặc tính. Trong định dạng đa xử lý đường-không dùng đến, bit này được thiết lập khi một đặc tính nhận được một địa chỉ và được chuyển tới UxRXBUF. Hình 2.6: Định dạng Idle-Line Bit URXWIE được sử dụng để điều khiển sự thu nhận dữ liệu trong định dạng đa xử lý đường-không dùng đến. Khi bit URXWIE được thiết lập, tất cả các đặc tính không-địa chỉ được tập hợp nhưng chưa được chuyển vào trong UxRXBUF, và các ngắt không được tạo ra. Khi một đặc tính địa chỉ được nhận, nhận được khi được kích hoạt tạm thời để chuyển đặc tính tói UxRXBUF và các thiêt lập cờ ngắt URXIFGx. Bất kỳ cờ lỗi nào có thể ứng dụng được cũng được thiết lập. Có thể sử dụng sau khi nhận địa chỉ thích hợp. Nếu một địa chỉ được nhận, việc sử dụng phần mềm có thể là thích hợp và phải xác lập lại URXWIE để tiếp tục nhận dữ liệu. Nếu URXWIE còn lại thiết lập, chỉ đặc tính địa chỉ sẽ được nhận. bit URXWIE không được sử đổi bằng USART phần cứng tự động. Cho truyền địa chỉ trong định dạng đa xử lý đường-không dùng đến, một giai đoạn không dùng đến đặc biệt có thể tạo ra bởi USART để tạo ra những định dạng đặc tính địa chỉ trên UTXDx. Tạm thời đánh thức cờ (WUT) là một cờ bên trong bộ đệm-kép với việc sử dụng-truy nhập bit TXWAKE. Khi máy phát tải từ UxTXBUF, WUT cũng được tải từ TXWAKE khởi động lại bit TXWAKE. Quy trình sau khi gửi ra ngoài một khung không dùng đến để cho biết một đặc tính địa chỉ sẽ đi theo: Thiết lập TXWAKE, sau khi viết bất kỳ đặc tính nào tới UxTXBUF. UxTXBUF phải được đọc cho dữ liệu mới (UTXIF = 1). Giá trị TXWAKE được chuyển tới WUT và những nội dung của UxTXBUF được chuyển để truyền vào thanh ghi khi chuyển thanh ghi được đọc cho dữ liệu mới. Những thiết lập này, mà bộ triệt bắt đầu, dữ liệu, và bit chẵn lẻ của một truyền thông thông thường, sau khi truyền một giai đoạn không dùng đến của chính xác 11 bit. Khi 2 bit stop được sử dụng cho đường không dùng đến, bit stop thứ hai được đếm như bit đánh dấu đầu tiên của giai đoạn không dùng đến. TXWAKE được tự động xác lập lại. Viết đặc tính địa chỉ đích tới UxTXBUF. UxTXBUF cần phải được sẵn sàng cho dữ liệu mới (UTXIFGx = 1). Miêu tả đặc tính mới của lý thuyết địa chỉ được chuyển ra ngoài sau đó nhận dạng-địa chỉ giai đoạn không dùng đến trên UTXDx. Đầu tiên viết đặc tính “không bảo dưỡng” tới UxTXBUF được cần thiết trong thứ tự chuyển bit TXWAKE tới WUT và tạo ra một điều kiện đường-không dùng đến. Dữ liệu này được loại bỏ và không xuất hiện trên UTXDx. 2.4.5 USART cho phép nhận Bit cho phép nhận, URXEx, cho phép hoặc vô hiệu hoá sự tiếp nhận dữ liều trên URXDx như được cho thấy trong hình 13-5. Việc vô hiệu hoá dừng nhận USART nhận thao tác sau khi hoàn thành của bất kỳ ký tự hiện tại nào được nhận hoặc ngay lập tức nếu thao tác không nhận thì hoạt động. Bộ đệm dữ liệu-nhận, UxRXBUF, chứa đựng ký tự di chuyển từ thanh ghi RX chuyển sau khi ký tự được nhận. Hình 2.7: Sơ đồ khối của quá trình nhận Chú ý: làm cho có thể-lại nhận (thiết lập URXEx): chế độ UART. Khi quá trình nhận được vo hiệu hoá (URXEx = 0), việc cho phép-lại nhận (URXEx = 1) là không đồng bộ với bất kỳ dòng dữ liệu nào đó có thể có mặt trên URXDx vào thời gian. Không đồng bộ có thể thực hiện bởi việc kiểm tra điều kiện cho một đường rỗi trước khi việc nhận một ký tự hợp lệ (Xem URXWIE). 2.4.6 USART cho phép truyền Khi UTXEx được thiêt lập, truyền UART là có thể. Sự truyền được bắt đầu bởi việc viết dữ liều vào UxTXBUF. Dữ liệu sau khi di chuyển để truyền vị trí thanh ghi trên BITCLK tiếp theo sau khi vị trí thanh ghi TX trống rỗng, và sự truyền bắt đầu. Quá trình này được cho thấy trong hình 13-6. Khi bit UTXEx được reset máy phát được dừng. Mọi dữ liệu di chuyển tới UxTXBUF và mọi hoạt động truyền của dòng dữ liệu trong truyền thanh ghi trước khi được xoá UTXEx sẽ tiếp tục cho đến khi tất cả dữ liệu truyển được hoàn thành. Hình 2.8: Sơ đồ trạng thái của khả năng truyền . Khi máy phát được cho phép (UTXEx = 1), dữ liệu không thể viết vào UxTXBUF trừ khi nó được đọc cho biết dữ liệu mới bởi UTXIFGx = 1. Sự xâm phạm có thể kết quả trong một sự truyền không đúng nếu dữ liệu trong UxTXBUF được sửa đổi như nó được bắt đầu di chuyển vào trong vị trí thanh ghi TX. Khuyến cáo truyền đó được vô hiệu hoá (UTXEx = 0) chỉ sau khi mọi hoạt động truyền hoàn thành. Điều này cho biết bởi một thiết lập truyền bit (TXEPT = 1) trống rỗng. Mọi dữ liệu viết vào UxTXBUF trong khi máy phát được vô hiệu hoá sẽ được giữa trong bộ đệm nhưng sẽ không di chuyển để truyền tới vị trí thanh ghi hoặc truyền. UTXEx được thiết lập một lần, dữ liệu trong bộ đệm truyền được tải ngay lập tức vào trong truyền vị trí thanh ghi và lại tiếp tục truyền ký tự. 2.5 Bộ chuyển đổi tương tự số 12 bit ADC12 2.5.1 Giới thiệu ADC12 Modul ADC12 là khối chuyển đổi tương tự- số 12 bit, điều khiển lựa chọn mẫu, và một bộ đệm 16 chuyển đổi-và-điều khiển. Bộ đệm chuyển đổi số cho phép lên tới 16 mẫu ADC độc lập để chuyển đổi và lưu trữ mà không có bất kỳ có sự can thiệp nào của CPU. Tính năng của ADC bao gồm: Tốc độ chuyển đổi cực đại lớn hơn 200 Ksps. Bộ chuyển đổi 12-bit. Lấy mẫu-và-giữ mẫu với chương trình hoá giai đoạn lấy mẫu được điều khiển bởi phần mềm hoặc các bộ định thời. Sự bắt đầu chuyển đổi bởi phần mềm, Timer_A, hoặc Timer_B. Lựa chọn phần mềm trên-chip tham chiếu điện thể tạo ra (1.5V hoặc 2.5 V). 8 kênh riêng lẻ được định hình đầu vào bên ngoài. Lựa chọn kênh độc lập cho các nguồn tham chiếu cho cả tham chiếu dương và âm. Lựa chọn chuyển đổi nguồn xung cho việc chuyển đổi. Các chế độ chuyển đổi kênh-đơn, lặp lại-đơn-kênh, nối tiếp, và lặp lại-nối tiếp. 16 Thanh ghi lưu trữ kết quả chuyển đổi. Hình 2.11: Sơ khối chuyển đổi ADC12 2.5.2 Hoạt động của ADC12 Modul ADC12 được cấu hình bởi phần mềm. Cài đặt và hoạt động của ADC12 được bàn luận trong những phần sau. 2.5.2.1 Nhân 12 bit của ADC12 Sự mô tả nhân ADC chuyển đổi đầu vào tương tự tới số 12 bit và kết quả lưu trữ chuyển tới bộ nhớ. Nhân sử dụng hai mức điện thế chương trình hoá/có thể lựa chọn (V và V) để định nghĩa giới hạn cao hơn và thấp hơn của chuyển đổi.Kênh đầu vào và các mức thông số điện áp (V và V) được định nghĩa trong bộ nhớ chuyển đổi-điều khiển. Công thức chuyển đổi ADC kết quả N là : N = 4095 x Nhân ADC12 được định hình bằng hai thanh ghi điều khiển, ADC12CTL0 và ADC12CTL1. Nhân có thể cùng với bit ADC12ON. ADC12 có thể được tắt khi không sử dụng nguồn lưu trữ. Với ít ngoại lệ của ADC12 bit điều khiển có thể chỉ sửa đổi khi ENC = 0. ENC phải được thiết lập tới 1 trước khi có bất kỳ sự chuyển đổi nào có thể xảy ra. Lựa chọn chuyển đổi xung: ADC12CLK được sử dụng cả hai như xung chuyển đổi và để tạo ra giai đoạn lấy mẫu khi chế độ xung lấy mẫu được lựa chọn. Nguồn xung ADC12 được lựa chọn sử dụng bit ADC12SSELx và có thể tách ra từ việc sử dụng 1-8 bit ADC12DIVx. Nguồn ADC12CLK có thể là SMCLK, MCLK, ACLK, và một bộ dao động ADC12OSC bên trong. ADC12OSC, phát sinh nội tại, trong phạm vi 5-MHz, nhưng các vi điều khiển riêng lẻ là khác nhau, cung cấp điện áp, và nhiệt độ. Xem bảng dữ liệu vi điều khiển-riêng biệt cho chi tiết kỹ thuật ADC12OSC. Người dùng phải bảo đảm rằng chọn xung cho ADC12CLK còn lại hoạt động cho đến khi kết thúc một chuyển đổi. Nếu đồng hộ được gỡ bỏ trong một chuyển đổi, hoạt động sẽ không hoàn thành và bất kỳ kết quả nào cũng sẽ không hợp lệ. 2.5.2.2 Các đầu vào của ADC12 và bộ hợp kênh Các đầu vào là bộ hợp kênh với cổng pin P6. Các bit P6SELx cung cấp khả năng để vô hiệu hoá cổng đầu vào pin và đầu ra bộ đệm. ; P6.0 và P6.1 định hình cho đầu vào tương tự BIS.B #3h, &P6SEL ; P6.1 và P6.0 chức năng ADC12. 2.5.2.3 Điện áp tham chiếu Modul ADC12 chứa đựng một tham chiếu điện áp xây dựng-trong với hai mức điện áp có thể chọn được, 1.5 V và 2.5 V. Một trong hai tham chiếu điện áp này có thể sử dụng bên trong và bên ngoài trên pin V. Thiết lập REFON = 1 cho phép tham chiếu bên trong. Khi REF2_5V = 1, tham chiếu bên trong là 2.5 V, tham chiếu là 1.5 V khi REF2_5V = 0. tham chiếu có thể tắt để lưu trữ nguồn khi không sử dụng. Chế độ lấy mẫu mở rộng: Chế độ lấy mẫu mở rộng được lựa chọn khi SHP = 0. Tín hiều trự tiếp SHI điều khiển SAMPCON và định nghĩa độ dài của thời kỳ lấy mẫu t. Khi SAMPCON là cao, sự lấy mẫu hoạt động. chuyển tiếp từ cao-xuống-thấp SAMPCON bắt đầu chuyển đổi sau khi không đồng bộ với ADC12CLK. Xem hình 17-3. Hình 2.13: Chế độ lấy mẫu mở rộng Chế độ lấy mẫu xung: Chế độ lấy mẫu xung được lựa chọn khi SHP = 1. Tín hiệu SHI được sử dụng để trigger bấm giờ lấy mẫu. Bit SHT0x và SHT1x trong ADC12CTL0 điều khiển bên trong của bấm giờ lấy mẫu đó định nghĩa SAMPCON thời kỳ lấy mẫu t. Tổng thời gian lấy mẫu là tcộng với t. Xem hình 17-4. Bit SHTx lựa chọn thời gian lấy mẫu trong bội 4x của ADC12CLK. SHT0x lựa chọn thời gian lấy mẫu cho ADC12CTL0 đến 7 và SHT1x lựa chọn thời gian lấy mẫu cho ADC12MCTL8 đến 15. Hình 2.14: Chế độ lấy mẫu xung Bộ nhớ chuyển đổi: Có 16 thanh ghi ADC12MEMx bộ nhớ chuyển đổi để lưu trữ những kết quả chuyển đổi. Mỗi ADC12MEMx được định hình với một thanh ghi điều khiển ADC12MCTLx kết hợp. Các bit SREFx định nghĩa tham chiếu điện áp và các bit INCHx lựa chọn kênh đầu vào. Bit EOS định nghĩa sự kết thúc của nối tiếp khi một chế độ chuyển đổi liên tục được sử dụng. Một vòng nối tiếp qua từ ADC12MEM15 tới ADC12MEM0 khi bit EOS trong ADC12MCTL15 không được thiết lập. Các bit CSTARTADDx được định nghĩa ADC12MCTLx đầu tiên được sử dụng cho bất kỳ chuyển đổi nào. Nếu chế độ chuyển đổi được kênh-đơn hoặc lặp lại-đơn-kênh CSTARTADDx trỏ vào ADC12MCTLx đơn sẽ được sử dụng. Nếu chế độ chuyển đổi được lựa chọn là mọi sự nối tiếp-của-các kênh hoặc lặp lại-trình tự-của-các kênh, CSTARTADDx trỏ vào ADC12MCTLx đầu tiên vị trí sẽ được sử dụng trong một trình tự. Một con trỏ, không hiện rõ tới phần mềm, được tự động tăng lên để ADC12MCTLx tiếp theo trong một trình tự khi mỗi chuyển đổi hoàn thành. Trình tự tiếp tục cho đến khi một bit EOS trong ADC12MCTLx được xử lý-điều này được byte điều khiển cuối cùng xử lý. Khi các kết quả chuyển đổi được viết vào một lựa chọn ADC12MEMx, cờ tương ứng trong thanh ghi ADC12IFGx được thiết lập. 2.5.3 Các chế độ chuyển đổi ADC12: ADC12 có 4 chế độ hoạt động lựa chọn bởi các bit CONSEQx như mô tả trong bảng sau: CONSEQx Mode Operation 00 Kênh đơn chuyển đổi-đơn Một kênh đơn được chuyển đổi một lần 01 Trình tự-của-kênh Một trình tự của kênh được chuyển một lần 10 lặp lại-đơn-kênh Một kênh đơn được chuyển đổi nhiều lần 11 lặp lại-trình tự-của-các kênh Một trình tự của các kênh được chuyển đổi nhiều lần 2.5.3.1 Chế độ kênh-đơn chuyển đổi-đơn Một kênh đơn được lấy mẫu và chuyển đổi một lần. Kết quả ADC được viết vào ADC12MEMx định nghĩa bởi bit CSTARTADDx. Hình 2.16 cho thấy chảy tràn của kênh-đơn, chế độ chuyển đổi-đơn. Khi ADC12SC bắt đầu một chuyển đổi, những chuyển đổi liên tiếp có thể bắt đầu bởi bit ADC12SC. Khi mọi nguồn triggơ được sử dụng, ENC phải được chốt giữa mỗi chuyển đổi. X = trỏ tới ADC12MCTLx T kết quả chuyển đổi là không ổn định. Hình 2.16: Chế độ chuyển đổi đơn kênh 2.5.3.2 Chế độ trình tự-của-các kênh Một trình tự của các kênh được lấy mẫu và chuyển đổi một lần. Các kết quả ADC được viết vào bộ nhớ chuyển đổi bắt đầu với ADCMEMx định nghĩa bởi các bit CSTARTADDx. Trình tự dừng sau phép đo của kênh với một bit EOS được thiết lập. Hình 2.17 cho thấy chế độ trình tự-của-các kênh. Khi ADC12SC bắt đầu một trình tự, các trình tự liên tiếp có thể khởi sự bởi bit ADC12SC. Khi mọi nguồn trigơ khác được sử dụng, ENC phải được then chốt bởi mỗi trình tự. Hình 2.17: Chế độ chuyển đổi kênh tuần tự 2.5.3.3 Chế độ đa hợp Một kênh đơn được lấy mẫu và liên tục chuyển đổi. Các kết quả ADC được viết vào ADC12MEMx định nghĩa bởi các bit CSTARTADDx. Nó cần thiết đọc kết quả sau khi hoàn thành chuyển đổi bởi vì một bộ nhớ ADC12MEMx chỉ được sử dụng bởi chuyển đổi tiếp theo. Hình 2.18 cho thấy chế độ nhiều-đơn-kênh. Hình 2.18: Chế độ đa hợp 2.5.3.4 Chế độ lặp lại kênh tuần tự Một trình tự của các kênh được lấy mẫu và chuyển đổi nhiều lần. Các kết quả ADC được viết vào bộ nhớ chuyển đổi bắt đầu với ADC12MEMx định nghĩa bởi các bit CSTARTADDx. Kết thúc trình tự sau khi phép đo của kênh với một bit EOS được thiết lập và tín hiệu trigơ tiếp theo của trình tự. Hình 2.19 cho thấy chế độ lặp lại-trình tự-của-các kênh. Hình 2.19: Chế độ lặp lại kênh tuần tự 2.6 Bộ chuyển đổi số-tương tự DAC12 Modul DAC12 là 12-bit, chuyển đổi điện áp đầu ra số-tương tự. Chương này mô tả DAC12. Hai modul DAC12 được thự hiện trong các vi điều khiển MSP430x15x và MSP430x16x. 2.6.1 Giới thiệu về DAC12 Modul DAC12 là 12-bit, đầu ra điện áp DAC. DAC12 có thể định hình trong chế độ 8-hoặc-12-bit và có thể sử dụng trong sự phối hợp với điều khiển DMA. Khi có nhiều modul DAC12 xuất hiện, chúng có thể nhóm lại với nhau cho hoạt động cập nhật trùng hợp. Các tính năng cảu DAC12 bao gồm: 12-bit đầu ra đồng đều. 8- hoặc 12-bit điện áp quyết định đầu ra. Lựa chọn điện áp tham chiếu bên trong hoặc bên ngoài. Đồng bộ hoá khả năng cập nhật cho nhiều DAC12s. chú ý: Một vài vi điều khiển có thể tích hợp nhiều hơn 1 modul DAC12. Trong trường hợp trên một thiết bị có mặt nhiều hơn 1 DAC12, nhiều modul DAC12 hoạt động giống hệt nhau. Suốt chương này, cách đặt tên như DAC12_xDAT hoặc DAC12_xCTL để mô tả các tên thanh ghi. Khi điều này xuất hiện, x được sử dụng để chỉ báo rằng modul DAC12 được bàn luận. Trong nhiều trường hợp ở nơi hoạt động được chỉ báo, thanh ghi ví dụ quy cho DAC12_xCTL. Sơ đồ khối của hai modul DAC12 trong các vi điều khiển MSP430F15x/16x được cho thấy trong hình 2.20: Hình 2.20: Sơ đồ khối của bộ chuyển đổi DAC12 2.6.2 Hoạt động DAC12 Modul DAC12 được định hình với việc sử dụng phần mềm. Cài đặt và hoạt động của DAC12 được bàn luận trong những phần sau. 2.6.2.1 Nhân của DAC12 DAC12 có thể định hình để trong chế độ 8-hoặc 12-bit sử dụng bit DAC12RES. Không bị giảm bớt về kích thước đầu ra được chương trình hoá để 1x hoặc 3x lựa chọn tham chiếu điện áp quả bit DAC12IR. Tính năng này cho phép sử dụng điều khiển dải rộng của DAC12. bit DAC12DF cho phép sử dụng lựa chọn giữa dữ liệu nhị phân thẳng và 2’s có dữ liệu rất tốt cho DAC. Khi sử dụng định dạng dữ liệu nhị phân thẳng, công thức cho đầu ra điện áp được cho trong bảng sau: 2.6.2.2 Lựa chọn cổng cho DAC12 Các đầu ra DAC12 là đa thành phần với pin cổng P6 và ADC12 các đầu ra tương tự. Khi DAC12AMPx > 0, chức năng DAC12 là tự động lựa chọn cho pin, bất chấp trạng thái kết hợp các bit P6SELx và P6DIRx. 2.6.2.3 Điện áp tham chiếu DAC12 Tham chiếu cho DAC12 được định hình để sử dụng một điện áp tham chiếu bên ngoài hoặc tham chiếu bên trong 1.5-V/2.5-V từ modul ADC12 với các bit DAC12SEFx. Khi DAC12SREFx = {0,1} tín hiệu V được sử dụng như điện áp tham chiếu và khi DAC12SEFx = {2,3} tín hiệu V được sử dụng như điện áp tham chiếu. Để sử dụng tham chiếu bên trong ADC12 phải được cho phép và định hình qua các bit điều khiển ADC12 thích hợp (xem chương ADC12). Một tham chiếu ADC12 được định hình, tham chiếu điện áp xuất hiện trên tín hiệu V. 2.6.2.4 Cập nhật đầu ra điện áp DAC12 Thanh ghi DAC12_xDAT có thể kết nối trực tiếpt tới nhân DAC12 hoặc bộ đệm kép. Trigơ cho việc cập nhật đầu ra điện áp DAC12 được lựa chọn với các bit DAC12LSELx. Khi DAC12LSELx = 0 then chốt dữ liệu được trong suốt và thanh ghi DAC12_xDAT được ứng dụng ngay lập tức tới nhân DAC12. đầu ra DAC12 cập nhật ngay lập tức khi dữ liệu mới DAC12 được viết vào thanh ghi DAC12_xDAT, bất chấp trạng thái của bit DAC12ENC. Khi DAC12LSELx = 1, dữ liệu DAC12 được chốt và ứng dụng để nhận DAC12 sau khi dữ liệu mới được viết vào DAC12_xDAT. Khi DAC12LSELx = 2 hoặc 3, dữ liệu được them chốt trên viền vòng từ Timer_A CCR1 đầu ra hoặc Timer_B CCR2 đầu ra tương ứng. DAC12ENC phải được thiết lập để then chốt dữ liệu mới khi DAC12LSELx > 0. Chương 3 THIẾT KẾ MẠCH Phần 1 3.1 THIẾT KẾ PHẦN CỨNG 3.1.1 Đặt vấn đề Phần này trình bày thiết kế mạch điện điều khiển cho vi kẹp có gắn cảm biến. Mạch này được chia ra thành ba khối: khối điều khiển trung tâm dựa trên vi điều khiển MSP430; khối khuếch đại tín hiệu điều khiển vi kẹp; khối khuếch đại tín hiệu từ cảm biến lực. Để hỗ trợ cho điều khiển từ máy tính, mạch điện cũng được thiết kế khối giao tiếp với máy tính thông qua chuẩn kết nối RS232. 3.1.2 Đặc điểm kĩ thuật Nguồn nuôi cho khối khuếch đại tín hiệu và khối điều khiển vi kẹp ±10 V…±12 V Nguồn nuôi cho khối xử lý trung tâm +3.5 V Nguồn nuôi cho khối ghép nối máy tính +5 V Khối khuếch đại tín hiệu vi sai sử dụng bộ khuếch đại công cụ AD620 với hệ số có thể điều chỉnh được từ 1 đến 1000 lần Khối điều khiển vi kẹp cung cấp thế 0 V….10 V và cung cấp dòng lên tới 150 mA Khối ghép nối máy tính giao tiếp không đồng bộ qua chuẩn RS232 với tốc baud từ 9600 đến 115200, lập trình được Khối xử lý trung tâm có chip MSP430F167 có tích hợp cả bộ ADC và DAC 12 bit, 32 K +256 B bộ nhớ flash, 1K RAM Có thể điều chỉnh thế offset của tín hiệu 3.1.3 Sơ đồ khối mạch thiết kế Hình 3.1: Sơ đồ khối mạch thiết kế 3.1.4 Chức năng và sơ đồ nguyên lý từng khối 3.1.4.1 Khối khuếch đại tín hiệu từ sensor Chức năng Khối này có chức năng khuếch đại tín hiệu vi sai từ sensor của vi kẹp sau đó đưa vào khối xử lý trung tâm để thực hiện biến đổi ADC, mức điện áp khuếch đại yêu cầu của khối trước khi đưa vào biến đổi ADC là 0 V (min)….2.5 V (max). Sensor của vi kẹp được chế tạo ở dạng cầu trở: Hình 3.2: Dạng cầu trở của sensor Sơ đồ nguyên lý Hình 3.3: Mạch nguyên lý khối khuếch đại tín hiệu từ sensor Nguyên lý hoạt động Tín hiệu đầu vào của khối là tín hiệu điện áp vi sai từ sensor của vi kẹp và từ yêu cầu đầu vào của khối xử lý trung tâm nên khối này được thiết kế thành ba phần chính: Phần 1: Khuếch đại tín hiệu visai. Phần này sử dụng IC khuếch đại công cụ chuyên dụng AD620 (phụ lục) với hệ số khuếch đại được điều chỉnh bằng một biến trở 1 kW nối giữa chân 1 và 8 của IC. Hệ số khuếch đại tín hiệu được cho bởi công thức G = (49.4 kW/RG) + 1 (3.1) Trong đó RG là điện trở điều chỉnh hệ số khuếch. Bởi vậy RG được cho bởi RG = 49.4 kW/(G -1) (3.2) Với RG=1 kW thì hệ số khuếch đại visai từ 50 lần…1000 lần. Để tránh hiện tượng tự kích gây ảnh hưởng lớn đến tín hiệu nên điều chỉnh hệ số khuếch đại trong khoảng từ 50 lần đến 150 lần. Hai đầu vào của tín hiệu sensor được nối với hai điện trở 100 kW tương ứng nhằm quy chiếu tín hiệu một chiều xuống đất khi không có tín hiệu từ sensor, do vậy mà tránh được hiện tượng khuếch đại tín hiệu một chiều khi không có tín hiệu thực từ sensor. Để đảm bảo được sự khuếch đại tín hiệu của AD620 tin cậy và tránh hiện tượng tự kích, trong phần khuếch đại tín hiệu vi sai có dùng một tầng khuếch đại đảo kế tiếp sử dụng một bộ khuếch đại thuật toán trong IC LM358 (IC này tích hợp hai bộ khuếch đại thuật toán) với hệ số khuếch cho bởi K’ = RV4/RB1 (3.3) Như vậy hệ số khuếch đại của khối vi sai được cho bởi K=G*K’ (3.4) Phần 2: Khuếch đại và điều chỉnh thế offset tín hiệu visai Do yêu cầu điện áp tín hiệu đầu vào biến đổi ADC của khối xử lý trung tâm từ 0 V...2,5 V nên thiết kế tầng khuếch đại đảo và dịch thế offset sau tầng khuếch đại vi sai, điện áp ra của tầng này được cho bởi Vout=(RV5/RB2)*Vvisai out+(RV5/RB3)*Voffset (3.5) Để tránh hiện tượng tăng hệ số khuếch đại làm cho tín hiệu Vout của khối vượt quá mức cho phép, tín hiệu Vout được nối với một diode zenner 3.3 V để ổn định tín hiệu vào tránh làm hỏng bộ biến đổi ADC của khối xử lý tín hiệu trung tâm. Trong khi thiết kế các khối khuếch đại tín hiệu vi sai có sử dụng tụ gốm 100 pF để lọc nhiễu. 3.1.4.2 Khối xử lý trung tâm. Khối xử lý tín hiệu trung tâm thực chất là IC MSP430F167 (chương 2) Chức năng Khối này có nhiệm vụ nhận tín hiệu từ khối khuếch đại tín hiệu sensor và tín hiệu từ PC, sau đó xử lý tín hiệu tuỳ theo yêu cầu của việc điều khiển vi kẹp và xuất ra khối điều khiển vi kẹp để thực hiện tác vụ điều khiển. Nguyên lý hoạt động Nguồn nuôi cho vi điều khiển này là 3.5 V được cung cấp bởi IC ổn áp LM317. Có hai bộ dao động: bộ dao động 32.768 Hz và bộ dao động 8 MHz cung cấp xung đồng hồ chính cho hệ thống. Vi điều khiển này tích hợp bộ biển đổi ADC 12 bit và bộ biến đổi DAC 12 bit và bộ truyền dữ liệu nối tiếp USART. Trường hợp 1: Tín hiệu từ khối khuếch đại tín hiệu từ sensor được đưa vào chân ADC0 của vi điều khiển (Port 6.0) kết quả của quá trình chuyển đổi tương tự-số được lưu trong thanh ghi ADC12_0DAT. Dữ liệu được xử lý tuỳ theo yêu cầu của bài toán điều khiển, kết quả của quá trình xử lý này được đưa tới bộ biến đổi DAC12 để thực hiện quá trình biến đổi số tương tự-số, tín hiệu xuất ra trên chân DAC0 (Port 6.6) được đưa tới khối điều khiển vi kẹp để thực hiện tác vụ điều khiển vi kẹp. Trường hợp 2: Dữ liệu số được truyền từ máy tính thông qua khối ghép nối máy tính của mạch điện (với tốc độ baud có thể lập trình được từ 9600 đên 115200). Dữ liệu này được lưu giữ trong thanh ghi của bộ truyền nối tiếp không đồng bộ tích hợp trong vi điều khiển và sau đó được đưa tới tới bộ chuyển đổi số-tương tự DAC12 và thực hiện tác vụ như trong trường hợp 1. Việc cấu hình cho vi điều khiển thực hiện tác vụ biến đổi tương tự-số ADC, bộ biến đổi số-tương tự DAC, truyền nối tiếp không đồng bộ (UART) được trình bày trong phần 2 (lập trình phần mềm nhúng cho khối xử lý trung tâm). 3.1.4.3 Khối ghép nối máy tính. Chức năng Khối này có chức năng đảm bảo sự tương thích và độ an toàn dữ liệu trong quá trình truyền thông giữa vi điều khiển và máy tính. 3.1.4.4 Khối điều khiển vi kẹp. Chức năng Nhận tín hiệu điều khiển xuất ra từ khối xử lý trung tâm, khối này sẽ đảm nhiệm vai trò là một tầng khuếch đại công xuất với điện áp ra nằm trong khoảng -12 V…+12 V và dòng điện cung cấp lên tới 150 mA để điều khiển tay kẹp. Sơ đồ nguyên lý Hình 3.4: Mạch nguyên lý khối điều khiển vi kẹp Nguyên lý hoạt động Thiết kế khối này có sử dụng IC LM324, IC có tích hợp 4 bộ khuếch đại thuật toán với mục đích nhằm thu nhỏ diện tích của mạch, tối ưu hoá thiết kế. Trước khi khuếch đại để đưa ra điều khiển, tín hiệu được được đưa v