Đồ án Ứng dụng các DSP khả trình trong 3G

kbytes (Pgm) Bộ mã hóa xoắn 211 ~2c N/A N/A 18 kbytes (số liệu) Bộ mã hóa Turbo N/A N/A ~800+ ~5d 46 kbytes (số liệu) Chỉ DSP tổng ~257 ~870 DSP tổng + các bộ đồng xử lý ~48 ~75 aMã hóa tốc độ ký hiệu bao gồm: Bộ mã hóa CRC, bộ mã hóa xoắn hoặc turbo, đan xen mức 1, ghép tốc độ, đan xen mức 2, ghép (cho thoại). bGiải mã tốc độ ký hiệu bao gồm: Giải đan xen mức 2, tách (kênh), giải ghép tốc độ, giải đan xen mức 1, kiểm tra CRC. Các yêu cầu bộ giải mã xoắn và turbo được chỉ riêng ra khi so sánh các thực hiện phần cứng và phần mềm. cCho điều khiển trong DSP và 20% của một bộ đồng xử lý Viterbi chạy tại C64x CPU/4. dCho điều khiển DSP và 10% của một bộ đồng xử lý mềm dẻo chạy tại C64x CPU/2. 3.3.2 Phân tích xử lý CR Xử lý CR bao gồm nhiều chức năng. Trên đường lên, bộ giải trải phổ RAKE, bộ tìm kiếm truy nhập và lưu lượng, sự ước tính kênh và MRC là chiếm nhiều thủ tục trong một giây nhất. Các chức năng khác (bắt, ấn định ngón, DLL) được xem xét như các chức năng điều khiển và không yêu cầu nhiều công suất xử lý. Trong đường xuống, chức năng quan trọng nhất là bộ trải phổ. Bộ trải phổ cũng được thực hiện trong phần cứng. Như đã giải thích trong phần 3.2, khối tính tính toán BTS được chi phối bởi bộ thu đường lên, vì vậy bộ trải phổ đường xuống không được đề cập trong phân tích này. 3.3.2.1 Phân tích bộ thu đường lên Bộ giải trải phổ RAKE và các bộ tìm kiếm truy nhập/lưu lượng sử dụng thao tác cơ bản giống nhau: giả tạp âm (PN) và giải trải phổ hàm Walsh. Thao tác này bao gồm việc tạo các chuỗi Walsh và giả tạp âm được định thời hợp lý và thực hiện sự tương quan giữa các chuỗi được tạo ra và các chuỗi chip đến. Các tương quan này được thực hiện tại CR. Bộ giải trải phổ RAKE và bộ tìm kiếm truy nhập/lưu lượng cũng thực hiện ước tính năng lượng và tích lũy không kết hợp, nhưng các chức năng này yêu cầu công suất xử lý thấp hơn các tương quan. Thuật toán ước tính kênh sẽ quyết định các hệ số hiệu chỉnh pha cần dùng trong MRC. Thuật toán ước tính kênh dựa trên một bộ lọc trung bình đa khe theo trọng số (WMSA) và tính phức tạp của bộ lọc này là tính phức tạp của một FIR hoạt động trên một khe cơ sở (đang xem xét một hệ số hiệu chỉnh pha trên mỗi khe). Sử dụng các hệ số hiệu chỉnh pha được tính toán trước cho mỗi đường, MRC có thể tái kết hợp tất cả các đường với nhau để cung cấp các ký hiệu tới phần xử lý SR. MRC thực hiện một phép nhân phức trên mỗi đường (nhân phức của tín hiệu giải trải phổ với hệ số hiệu chỉnh pha) và sau đó cộng tất cả các ký hiệu đã được hiệu chỉnh lại với nhau để cung cấp các ký hiệu đã kết hợp cho các chức năng xử lý SR còn lại. Thông thường MRC chạy tại SR; đó là một phép nhân phức được thực hiện tại SR. Khi đó tốc độ này có thể cao hơn do việc thay đổi hoặc không biết các hệ số trải phổ. Như đã nói từ trước, tốc độ chip của tiêu chuẩn 3G là 3,6864 Mcps cho IS-2000 và 3,84 Mcps cho 3GPP. Rõ ràng, các tốc độ chip cao này làm tăng số lượng các thao tác trong một giây cần thiết cho việc xử lý CR. Khi xem xét các tốc độ chip này và số lượng người sử dụng yêu cầu được hỗ trợ (như được chỉ ra bởi các nhà sản xuất trạm gốc) công suất xử lý cần cho bộ giải trải phổ RAKE và bộ tìm kiếm truy nhập/lưu lượng nằm trong phạm vi của 10-30 GOPS cho 64 người sử dụng. Như đã nói trong phần trước, nó sẽ yêu cầu nhiều DSP hiệu suất cao để thực hiện các chức năng bộ thu CR đường lên đa kênh của một hệ thống CDMA. Vì vậy, có vẻ như một phương pháp dựa vào phần mềm hoàn toàn để xử lý CR là không thể thực hiện mà vẫn hiệu quả về mặt chi phí. 3.3.2.2 Sử dụng một bộ đồng xử lý Để hỗ trợ một số lượng lớn người sử dụng trên mỗi DSP, một giải pháp phần cứng là cần thiết cho xử lý CR để tối thiểu chi phí. Giải pháp này có thể tạo ra một bộ đồng xử lý tương quan ASIC bên ngoài cho DSP. Tuy nhiên, nó phải có tính mềm dẻo. Để cung cấp một mức mềm dẻo cao cho giải pháp, các chức năng thực hiện trên bộ đồng xử lý phải nằm dưới sự điều khiển của DSP, phải cung cấp một mức cao về khả năng lập trình và phải được tham số hóa tốt. Một CCP có thể được bổ sung để hỗ trợ DSP trong các chức năng CR cho giải trải phổ RAKE và tìm kiếm truy nhập/lưu lượng. Tính mềm dẻo có thể được duy trì theo một cách hiệu quả về mặt chi phí bằng việc thiết kế cẩn thận tính mềm dẻo nhờ một số phương pháp khác nhau, tạo thành khối tương quan. DSP có thể lập trình CCP nhờ sử dụng một tập các thao tác hoặc các lệnh. CCP này được thảo luận trong phần sau. Tính mềm dẻo trong giải pháp chung có thể đạt được một phần bằng việc cho phép sự ước tính kênh và MRC được thực hiện trong phần mềm trên DSP. Tương tự như vậy, DSP thực hiện tất cả các nhiệm vụ điều khiển như ấn định ngón, khôi phục định thời và hiệu chỉnh dựa trên các kết quả được thực hiện từ CCP. Tính mềm dẻo này cho phép các nhà thiết kế hệ thống thực hiện các thuật toán và phương pháp riêng để tăng hiệu suất. Nó cũng cho phép các thay đổi và nâng cấp về sau. Sự ước tính kênh chỉ là một ví dụ của một chức năng, có thể được thực hiện bằng phương pháp được cải tiến sẽ làm tăng hiệu suất. Bảng 3.2 chỉ ra các yêu cầu tính toán CR cơ bản, giả thiết 64 người sử dụng với 4 hướng cho mỗi người sử dụng. Hai trường hợp được đưa ra: chỉ sử dụng DSP TMS320C64xTM và sử dụng DSP kết hợp với CCP. CCP là một bộ phận của một lớp các FCP được mô tả trong phần sau. Bảng 3.2: Phân tích CR so sánh phương pháp chỉ DSP với phương pháp DSP + CCP cho các chức năng quan trọng C64x (BOPS hay MHz) C64x + CCP (MHz) Bộ nhớ Bộ giải trải phổ RAKE (CCP)a ~10 BOPS Không đáng kể 3 Mbits Bộ tìm kiếm truy nhập/lưu lượng (CCP)b ~20 BOPS Không đáng kể 1 Mbits MRC 200 MHz 200 5 Mbits Ước tính kênh dựa trên WMSA 10 MHz 10 64 Kbits Các chức năng điều khiển (bắt, ấn định ngón, dò tìm,…) 20 MHz 20 80 Kbits aBộ giải trải phổ RAKE được ước tính để thực hiện 250 K cổng trong CCP tại tần số 80 MHz. bBộ tìm kiếm truy nhập/lưu lượng được ước tính để thực hiện 275 K cổng trong CCP tại tần số 80 MHz. 3.4 Các giải pháp bộ đồng xử lý mềm dẻo Khái niệm FCP dưới đây là để ghép giữa ý tưởng của việc tăng tốc độ phần cứng với ý tưởng tính mềm dẻo đáng kể của chức năng triển khai, có lẽ là tới bán lập trình. Điều này bao gồm chiến lược phát triển được nhận thức tốt và các giao diện hiệu quả với DSP lõi, cả tại mức vật lý và các mức hoạt động cao hơn. Đối với kiến trúc trạm gốc 3G, một giải pháp rất đắc lực và hiệu quả về chi phí đã được đưa ra bằng việc thực hiện một DSP TMS320C64xTM với 3 FCP: Bộ giải mã Viterbi, bộ giải mã Turbo và CCP. Những thành phần này được mô tả trong các phần dưới đây. Thêm vào đó, một bộ xử lý truyền thông DSP mới của Texas Instruments là TMS320C6416TM, kết hợp bộ giải mã Viterbi và bộ giải mã Turbo theo một hình thức ghép chặt với chính DSP. 3.4.1 Bộ đồng xử lý giải mã xoắn Viterbi Một bộ giải mã Viterbi thường được sử dụng để giải mã các mã xoắn sử dụng trong các ứng dụng vô tuyến. Thuật toán này bao gồm hai bước: 1- tính toán trạng thái hoặc các ma trận hướng phát thông qua biểu đồ lưới của mã; 2- sử dụng các kết quả lưu trữ từ bước 1, thực hiện hướng ngược, nhờ số liệu này để xây dựng từ mã giống nhất với từ mã được phát (được hiểu là dò tìm). Việc tính toán ma trận trạng thái đòi hỏi tính toán dò tìm sâu hơn và chủ yếu bao gồm các toán tử cộng, so sánh và lựa chọn (ACS). Một thao tác ACS quyết định giá trị tiếp theo của mỗi ma trận trạng thái trong biểu đồ lưới và thực hiện thao tác này bằng việc lựa chọn kết quả lớn nhất của hai ma trận thích hợp, một ma trận từ mỗi nhánh nhập vào trạng thái. Các ma trận thích hợp đến từ việc cộng ma trận nhánh tương ứng với ma trận trạng thái tương ứng trước đó. Các ma trận nhánh nhận được từ số liệu thu được sẽ được giải mã. Thêm vào đó, thao tác ASIC lưu trữ nhánh được chọn để sử dụng trong quá trình xử lý dò tìm. Hình 3.2: Kiến trúc mức cao bộ đồng xử lý giải mã Viterbi Kiến trúc mức trên của bộ đồng xử lý Viterbi mềm dẻo (VCP) được chỉ ra trong hình 3.2 và bao gồm ba khối chính: khối ma trận trạng thái, khối dò tìm và khối giao diện DSP. Khi hoạt động tại tần số 80 MHz (160 MHz cho bộ nhớ của nó), khối ma trận trạng thái có thể thực hiện 320x106 thao tác ACS trên giây, và VCP có thể giải mã tại tốc độ 2,5Mbps. Điều này là tương đương với trên 200 kênh thoại cho các hệ thống vô tuyến 3G. Để hoàn thành điều này trong khi giảm băng thông bộ nhớ ma trận tới mức đủ hợp lý thì cấu trúc xếp tầng trong hình 3.3 được thực hiện. Thực tế, cấu trúc này hoạt động trên một cơ số 16 biểu đồ lưới con (16 trạng thái trên 4 tầng) và vì vậy bỏ quả I/O bộ nhớ cho 3 trong 4 tầng biểu đồ lưới dẫn đến giảm 75% băng thông. Đường số liệu này kết hợp một thanh ghi trao đổi duy nhất nhờ 4 bit đường biểu đồ lưới (được gọi là tiền dò tìm). Các đoạn 4 bit sẽ không cần dò tìm nhiều, chúng có thể được sử dụng như các phần trọn vẹn trong xử lý dò tìm. Điều này cho phép dò tìm nhanh hơn. Cấu trúc xếp tầng này cũng có thể hoạt động tại các chiều dài đã được giảm (giảm số lượng các tầng); cụ thể là 3 tầng, 2 tầng, hoặc là 1 tầng. Tương tự như vậy trao đổi thanh ghi kết hợp tương ứng giống như trên sẽ đem lại các kết quả tiền dò tìm của cùng chiều dài bit. Hình 3.3: Đường số liệu tầng cơ số 16 của tính toán ma trận trạng thái Khối dò tìm hoạt động theo kiểu truyền thống để trở lại đường tắt. Điều này liên quan đến chu kỳ lặp của việc đọc bộ nhớ dò tìm để thu được đoạn từ yêu cầu, phản ánh các quyết định đường ưu tiên, dịch các đoạn từ này vào thanh ghi chỉ số trạng thái để định dạng chỉ số trạng thái tiếp theo cho dò tìm, và sử dụng số liệu này để định dạng địa chỉ bộ nhớ. Tuy nhiên, thiết kế của chúng ta có thể di chuyển ngược lại 4 tầng tại một thời điểm nhờ tiền dò tìm đã đề cập ở trên. Tính mềm dẻo là một mục đích quan trọng trong thiết kế của VCP. Nó có thể hoạt động trên thanh ghi dịch đơn các mã xoắn với chiều dài K = 9, 8, 7, 6, 5; và các tỷ lệ mã 1/2, 1/3, và 1/4. Các đa thức xác định cho mã mong muốn được nhập vào. VCP cũng cho phép chích mẫu bất kỳ, có các phương pháp tham số hóa để nhân chia các khung cho dò tìm, vì vậy về cơ bản kích thước khung không phải là vấn đề quan trọng. Và khoảng các độ hội tụ có thể được chỉ ra cho các khung đã phân chia. Do đó, thực hiện VCP hầu như có thể giải mã được mã xoắn mong muốn bất kỳ tìm thấy trong các tiêu chuẩn vô tuyến 2G, 2,5G và 3G. Thao tác hiệu quả với một DSP cũng có thể đạt được bởi bộ nhớ gắn với thiết bị, bằng việc cho phép các chuyển đổi số liệu khối tới đầu vào và/hoặc đầu ra đồng thời với việc giải mã, và bằng việc cung cấp nhiều đường tín hiệu khác nhau cho sự đồng bộ DSP/DMA. Bộ giải mã này rất nhỏ nhưng thông lượng rất cao nên nó hiệu quả về mặt chi phí hơn một phương pháp phần mềm. Điều này giải phóng DSP để xử lý nhiều kênh hơn và/hoặc thực hiện các thuật toán truyền thông tiến bộ hơn. 3.4.2 Bộ đồng xử lý giải mã turbo Các bộ mã hóa turbo được sử dụng trong cả hai tiêu chuẩn vô tuyến 3GPP và IS-2000. Các bộ mã hóa turbo được biểu diễn trong hình 3.4 có thể nhận được hiệu suất BER=10-6 tại SNR=1,5dB. Bộ mã hóa turbo bao gồm hai bộ mã hóa xoắn hệ thống đệ quy (RSCC) được mắc song song, kết hợp với bộ đan xen như chỉ ra trong hình 3.4. Hình 3.4: Bộ mã hóa Turbo Các bit thông tin được gửi đến cả hai RSCC. Các bit thông tin qua RSCC bên dưới được đan xen trước khi đến bộ mã hóa. Đầu ra của cả hai RSCC là 3 bit, được kết hợp nối tiếp và sau đó được truyền trên kênh. Bit theo phương pháp đan xen từ RSCC dưới không được truyền bởi vì nó là dư. Điều này cho phép 5 bit được chích ra để thực hiện một tỷ lệ mã: 1/4, 1/3, hay 1/2. Bộ giải mã turbo là một bộ giải mã lặp sử dụng thuật toán MAP (Maximum A Posteriory)[1]. Mỗi phép lặp của bộ giải mã thực hiện bộ giải mã MAP hai lần. Bộ giải mã MAP thứ nhất sử dụng số liệu không đan xen và bộ giải mã MAP thứ hai sử dụng số liệu đan xen. Trong mỗi phép lặp, mỗi bộ giải mã MAP cấp cho các bộ giải mã MAP khác một tập hợp mới các ước tính ưu tiên của các bit thông tin, thông thường được gọi là các tác động từ bên ngoài vào. Trong cách này hai bộ giải mã MAP có thể hội tụ tới một giải pháp. Số liệu thu được từ kênh cần thiết được chia tỷ lệ trước bởi (trong đó là sự thay đổi tạp âm tín hiệu) sử dụng bởi các bộ giải mã MAP. Việc chia tỷ lệ này được thực hiện bởi DSP. Kiến trúc TCP cơ bản được biểu diễn trong hình 3.5. Điều khiển mềm dẻo cho phép TCP được cấu hình để làm việc trong một vài chế độ. Trong chế độ đơn giản nhất, DSP tải toàn bộ một khối số liệu giữa các giải mã MAP và nó thực hiện một giải mã MAP trên số liệu. Các kết quả được gửi trở lại DSP. Điều này có nghĩa là DSP sẽ đan xen số liệu giữa các giải mã MAP và vì vậy liên quan đến mọi phép lặp của giải mã turbo. Các bộ chuyển đổi số liệu được điều khiển một cách hiệu quả bởi sự tự động trong khối DMA tăng cường (EDMA) của DSP. Hình 3.5: Kiến trúc bộ đồng xử lý Turbo Chế độ hoạt động đặc biệt này cho phép TCP hoạt động trên nhiều loại mã hơn trong 3G, miễn là chúng sử dụng cùng các RSCC thành phần. TCP cũng có thể được thiết lập để thực hiện một vài phép lặp không cần sự can thiệp của DSP. Điều này giảm rất nhiều băng thông bus yêu cầu vì các kết quả trung gian không cần di chuyển vào và ra. Trong chế độ này, TCP sử dụng một bảng tra cứu để thực hiện đan xen và vì vậy có thể thực hiện đủ số phép lặp như yêu cầu để hội tụ. Bộ điều khiển TCP phụ trách việc ghi đối xứng, chẵn/lẻ, và độ ưu tiên của số liệu một cách chính xác tới bộ giải mã MAP. Sau khi giải mã thành công, DSP sẽ thu được số liệu đã hiệu chỉnh, thông thường qua EDMA. Để tối thiểu sự tiêu thụ công suất, thông thường người ta sử dụng một tiêu chuẩn dừng, đó là một chức năng của các đầu ra bộ giải mã MAP và được sử dụng để quyết định khi nào sự hội tụ xuất hiện. Tiêu chuẩn dừng chỉ ra rằng mặc dù cần tối đa 8-10 phép lặp nhưng để đạt được hiệu suất tốt nhất của giải mã turbo, trong hầu hết thời gian, chỉ 3- 4 phép lặp là cần thiết cho sự hội tụ. Vì vậy, một tiêu chuẩn dừng có thể có một tác động quan trọng trên các yêu cầu MIPs trung bình và mức công suất trung bình. TCP có một tiêu chuẩn dừng riêng để sử dụng trong chế độ đa tiêu chuẩn. Tất nhiên, trong chế độ giải mã MAP đơn, DSP là tự do để áp dụng tiêu chuẩn dừng bất kỳ. Đối với các kích thước khối rất lớn (trong IS-2000 khối turbo có thể rộng 20Kbits), bộ giải mã turbo có thể thực hiện một giải mã MAP một phần sử dụng kỹ thuật cửa sổ trượt. Trong trường hợp này EDMA cung cấp cho TCP số liệu, chẵn lẻ và độ ưu tiên cho một phần của khối số liệu (từ mã) để thực hiện một phần của một giải mã MAP. Chức năng giải mã MAP được biểu diễn trong hình 3.6. Bộ điều khiển MAP có thể cấu hình khối này, để thực hiện các cập nhật alpha và beta cũng như cập nhật đầu ra từ khối ngoại vi. Khi sử dụng trong các bộ giải mã turbo, việc tính toán beta lặp được thực hiện đầu tiên và khi đó việc tính toán alpha lặp được thực hiện đồng thời, đầu ra ngoại vi được thực hiện sử dụng đầu ra alpha sau cùng như các beta thu được trước đó. Vì vậy, chúng ta cần lưa trữ beta nhưng không lưu trữ alpha. Một kiến trúc đường ống cho phép bốn khối beta được tạo ra đồng thời với bốn khối alpha và bốn khối đầu ra. Bằng kỹ thuật này có thể thu được tối đa lợi thế của tốc độ kênh. Thiết kế sau cùng có thể xử lý 16 kênh tại 384Kbps. Mặc dù khả năng này lớn hơn dung lượng của hầu hết trạm gốc nhưng nó cho phép giải mã turbo xảy ra với độ trễ thấp, là một yêu cầu mong đợi trong tất cả hệ thống. Hình 3.6: Kiến trúc bộ giải mã MAP 3.4.3 Bộ đồng xử lý tương quan CCP là một khối tương quan dựa trên vectơ, tính mềm dẻo cao, khả trình, thực hiện các thao tác bộ thu RAKE trạm gốc CDMA cho đa kênh. Bởi vì hầu hết các chức năng bộ thu RAKE liên quan tới sự tương quan và tích lũy, bất chấp giao thức vô tuyến nào, một khối tương quan chung cũng có thể được sử dụng cho một số nhiệm vụ của bộ thu RAKE như giải trải phổ hướng và tìm kiếm. Mặc dù, chúng dựa trên cùng kiến trúc trải phổ nhưng các nhiệm vụ định hướng và các nhiệm vụ tìm kiếm được xử lý trên các máy vật lý riêng rẽ. Thêm vào đó, để thực hiện các chức năng giải trải phổ (giá trị phức), bao gồm nhân chuỗi mã và tích lũy kết hợp, CCP cũng tích lũy các giá trị năng lượng “ký hiệu” (được gọi là các tích lũy không kết hợp). Ví dụ, nó tích lũy các mẫu sớm, đúng lúc và muộn của một hướng của RAKE; các phép đo này được sử dụng cho vòng lặp dò tìm mã của hướng (thường là một DLL). Đối với các thao tác tìm kiếm, CCP trả lại các giá trị năng lượng tích lũy cho một cửa sổ riêng của các khoảng dịch (offsets). CCP thực hiện tất cả các xử lý CR và các tích lũy năng lượng theo các thao tác mà DSP đã ghi vào các bộ đệm thao tác của CCP dùng để điều khiển tất cả các thao tác CCP. CCP không thực hiện các hoạt động bộ thu SR như AGC, AFC và DLL (Với DLL thì CCP cung cấp các giá trị năng lượng cho vòng lặp hồi tiếp, nhưng nó không hoạt động trên vòng lặp của chính nó). Tất cả các thao tác ký hiệu này được thực hiện trên một DSP TMS320C64xTM. Phiên bản đầu tiên của DSP được xây dựng để hỗ trợ tiêu chuẩn 3G IS-2000 nhưng sẽ được tăng cường để hỗ trợ tất cả các tiêu chuẩn 3G tương lai. Hình 3.7 biểu diễn một ví dụ triển khai, sử dụng CCP và biểu diễn cách CCP có thể được giao diện với các thành phần khác của chuỗi thu của một cấu hình phần cứng băng gốc số (DBB). Hình 3.7: Ví dụ của việc thực hiện sử dụng CCP CCP chịu trách nhiệm: Việc thực hiện giải trải phổ để cung cấp các ký hiệu số liệu trên mỗi hướng tới thực thể phụ trách việc xử lý MRC (có thể trực tiếp bởi DSP hay khối con ASIC khác). Thực hiện các phép đo năng lượng/IQ sớm/đúng lúc/muộn (EOL) cho DLL. Thực hiện các tương quan trên chip và 1/2 chip, các phép đo năng lượng/IQ dành cho mục đích tìm kiếm. Cung cấp các ký hiệu hoa tiêu gốc trên mỗi hướng cho DSP. Trong RC IS-2000 1&2, đường số liệu FHT truy nhập trực tiếp bộ đệm ký hiệu hướng (bộ đệm đầu ra của đường số liệu RAKE) và thực hiện việc kết hợp. Các đầu ra của bộ kết hợp được ghi vào bộ đệm ký hiệu kết hợp (CSB). DSP truy nhập trực tiếp bộ đệm đầu ra đó để nhận các ký hiệu đã kết hợp. Trong RC 3&4, DSP sử dụng các ký hiệu hoa tiêu gốc đã tính toán để thực hiện sự ước tính kênh của mỗi hướng. Các hệ số của phép ước tính kênh khi đó sẽ được gửi tới thực thể phụ trách việc xử lý MRC. Trong ví dụ cụ thể này, xử lý MRC được thực hiện trong phần mềm, nhưng nó cũng có thể được xử lý bởi các khối con phần cứng khác. Sử dụng các hệ số đã tính toán đó, MRC nhân các ký hiệu giải trải phổ với các hệ số ước tính kênh và khi đó cộng tổng các ký hiệu đến từ một vài hướng (đường) với nhau để cung cấp các ký hiệu kết hợp. Khi đó các ký hiệu kết hợp này sẽ được xử lý bởi các tầng xử lý ký hiệu cao hơn trong bộ thu trạm gốc. 3.5 Tổng kết Mục đích công việc của chương này là đưa ra một giải pháp lớp vật lý tốt hơn cho thị trường trạm gốc vô tuyến 3G đang phát triển. Các thách thức quan trọng cần được giải quyết là: công suất tính toán đủ cho một số lượng lớn các kênh trên mỗi khối, hiệu quả về mặt chi phí, và mức mềm dẻo cao. Phương pháp đã được thảo luận trong chương này đạt được cả ba mục tiêu đó. Từ các phân tích được chỉ ra trong chương, với 64 người sử dụng, xử lý tốc độ ký hiệu cần 1100 MHz trên một TMS320C64xTM, và xử lý CR yêu cầu 30 BOPS, với giả thiết rằng chỉ có một DSP được sử dụng. Giải mã hiệu chỉnh lỗi trước chi phối phần SR, trong khi các sự hiệu chỉnh CDMA chi phối phần CR. Để thực hiện một giải pháp hiệu quả về mặt chi phí, rõ ràng sự hỗ trợ phần cứng bổ sung là cần thiết. Khái niệm vừa giới thiệu tận dụng kiến trúc DSP mới nhất của Texas Instruments, TMS320C64xTM, được ghép với 3 FCP: một bộ giải mã Viterbi, một bộ giải mã Turbo, và một CCP. Các FCP được thiết kế cực kỳ hiệu quả theo quan điểm số phép tính trên diện tích vùng silicon, đồng thời cũng rất mềm dẻo theo quan điểm hoạt động. Thêm vào đó, chúng được thiết kế để giao diện với DSP một cách hiệu quả để cực tiểu phần bổ sung DSP trong số liệu và các tương tác lệnh. Tính mềm dẻo được thực hiện trong các FCP bằng việc xây dựng chúng theo phương pháp điều khiển lệnh, tham số hóa, và hơn nữa là thực hiện bán lập trình, như vậy chúng có thể được sử dụng cho gần như mọi trường hợp sẽ được định nghĩa trong các tiêu chuẩn. Trên hết, tính mềm dẻo là lợi thế và cần thiết vì một số lý do. Trong thực tế, tính mềm dẻo cho phép ghép và/hoặc thay đổi các tiêu chuẩn để sử dụng cùng thiết bị, có thể thực hiện nhanh chóng các cải tiến và thay đổi đối với các thuật toán, thực hiện tốt các tăng cường và kết hợp được nhiều kênh hơn. Nó cũng cho phép nhiều phương pháp phân chia hệ thống thành các thiết bị xử lý. Các ví dụ bao gồm: phân chia giữa kết hợp xử lý đường lên và đường xuống, hoặc phân chia theo chức năng cho nhiều kênh thành một khối đơn. Sau cùng, tính mềm dẻo cung cấp một phương tiện cho OEM để phân biệt các sản phẩm của chúng. Cũng bởi vì công suất của DSP TMS320C64xTM của TI, nên giải pháp này cho phép trong tương lai, phát triển các phương pháp nhằm xử lý tín hiệu trạm gốc. Đặc biệt, các kỹ thuật như tạo búp sóng thích ứng, khử nhiễu và nhận biết nhiều người sử dụng có thể được thực hiện trên nền kiến trúc này. Gần đây, Texas Instruments đã đưa ra TMS320C6416, kết hợp các bộ đồng xử lý VCP và TCP vào DSP. Tính mềm dẻo và lượng lớn công suất tính toán đạt được với phương pháp vừa trình bày ở trên là nhờ khả năng to lớn của DSP TMS320C64xTM của TI cùng với các bộ đồng xử lý mềm dẻo đặc biệt. Kết quả là có một giải pháp rất có sức cạnh tranh và hiệu quả về mặt chi phí. CHƯƠNG 4: SỬ DỤNG DSP KHẢ TRÌNH TRONG XỬ LÝ DÀN ANTEN 4.1 Giới thiệu Việc tăng nhu cầu cho các dịch vụ truyền thông và mong muốn tăng thông lượng số liệu trong các hệ thống truyền thông hiện đại được nghiên cứu và phát triển trong việc sử dụng các dàn anten thích ứng. Vì độ rộng băng tần được cung cấp nhỏ và mua với giá rất đắt, nên khả năng phân tách các người sử dụng được dựa trên các tham số không gian của chúng là rất hấp dẫn cho các mạng vô tuyến. Các dàn anten thích ứng cung cấp khả năng tăng tỷ số tín hiệu trên tạp âm (SNR) của một đoạn nối truyền thông vô tuyến đồng thời thực hiện khử và xóa bỏ nhiễu đồng kênh. Bởi vì một dàn anten thích ứng này có thể được sử dụng cho cả việc tăng đột ngột tốc độ số liệu của các đoạn nối truyền thông cũng như tăng số lượng người sử dụng trên mỗi ô mà một mạng vô tuyến có thể phục vụ. Khi công suất theo tính toán của các bộ xử lý tín hiệu số (DSP) hiện đại tăng, có thể đưa các thuật toán dàn thích ứng vào các bộ xử lý này. DSP đóng vai trò then chốt trong tính khả thi của các hệ thống này. Nhiều thuật toán dàn thích ứng mờ yêu cầu phân bước, xử lý lặp hay yêu cầu bảo trì và có khả năng mềm dẻo cao khiến cho việc đưa chúng vào trong các ASIC gặp khó khăn. Tuy nhiên, điều này là lý tưởng để có một DSP đủ mạnh. Với sự phát triển phổ biến và tính mềm dẻo của các phần mềm vô tuyến, các DSP sẽ vẫn tiếp tục đóng vai trò then chốt trong việc thiết kế các hệ thống này. Sơ đồ khối lý thuyết của một bộ xử lý dàn thích ứng được cho trong hình 4.4. Thành phần DSP của bộ xử lý bao gồm nhiều tầng xử lý các đường dẫn từ một anten được số hóa. DSP bao gồm ứng dụng của các trọng số bộ thu, và sự thích ứng các trọng số đó. Trong trường hợp đơn giản nhất, các trọng số được áp dụng cho số liệu được cố định trước, và đối với các anten sector, phải lựa chọn một phần tử anten có độ lợi lớn nhất trong hướng của tín hiệu quan tâm (SOI: Signal Of Interest). Một ví dụ của phương pháp cố định búp sóng được biểu diễn trong hình 4.1. Mỗi phần tử trong số 5 phần tử anten có một mẫu độ lợi riêng tương ứng một góc nhìn riêng và bằng nhau, sẽ có một mẫu tại đó thu được độ lợi tín hiệu lớn nhất. Phần tử anten với độ lợi lớn nhất sẽ được chọn. Trong ví dụ này, bộ phát SOI nằm giữa đáp ứng cực đại của 2 anten và chỉ lấy anten có độ lợi lớn hơn anten còn lại khi tính đến các nhiễu đồng kênh. Hình 4.1: Lựa chọn một mẫu anten cố định để tăng cường thu SOI Mặc dù phương pháp này có thể cho các độ lợi thực hiện, nhưng nó còn hạn chế trong việc tăng cường khả năng thực hiện với dàn thích ứng đầy đủ. Ví dụ về một mẫu búp sóng cho một dàn thích ứng có cùng cấu hình anten được biểu diễn trong hình 4.6. Trong trường hợp này nhiễu bị khử hoàn toàn đồng thời tỷ số tín hiệu trên tạp âm của SOI được tăng cường bởi các trọng số bơm búp sóng bộ thu. 4.2 Mô hình tín hiệu dàn anten Hầu hết các thuật toán xử lý tín hiệu sử dụng một dàn anten nhiều phần tử thường dựa trên một mô hình tín hiệu đơn giản. Xem xét mô hình bộ thu, phát được cho trong hình 4.2. Hình 4.2: Mô hình bộ phát và phần tử dàn Tâm của hệ tọa độ được chọn là tâm của dàn bộ thu. Mỗi bộ cảm biến có một tọa độ trong không gian 3 chiểu được xác định bởi đến . Vị trí của bộ phát tại . Giả thiết , vì vậy sóng điện từ thu được xem như một sóng phẳng. Giả sử bộ phát phát một sóng cầu lý tưởng tại một điểm trong không gian và tín hiệu phát là một tín hiệu sin phức băng tần gốc tại tần số trung tâm f và được biến đổi lên tần số sóng mang . Một anten đẳng hướng lý tưởng được đặt tại một số điểm trong không gian r sẽ theo dõi một điện áp tại bộ phát có dạng: (1) Trong đó: f là tần số tín hiệu băng gốc, là tần số sóng mang. c là tốc độ ánh sáng, A là một độ lợi phức. là vị trí bộ phát, r là vị