Giáo trình Ôn tập thiết bị ngoại vi

ùng lỗi nhanh ™ Giảm thiểu kích thớc: 2-wire serial, không cần các mạch Addr Decoder và ‘glue logic’, dùng phần mềm ™ Truyền đồng bộ, 100 kb/s Standard-mode, 400 kb/s Fast-mode, 3.4Mb/s HiSpeed-mode . ¾ Ứng dụng: ™ Xây dựng card màn hình ™ Có thể nối nhiều Masters, trong 1 thời điểm chỉ 01 BM’s Active ™ Dùng cho các hệ nhúng như mobiphone, TV, ATM 4.PCI (Peripheral Component Interconnect) Đây là một chuẩn mở do hãng Intel đưa ra 5/1993 ¾ Đặc điểm: ™ Local bus, trung gian giữa Local và các bus chuẩn khác (ISA, MC, EISA) thông qua PIC Bridge/Controller. ™ Có kiểm tra parity cho Addr và Data ™ Auto configuration of all PCI devices, share the same IRQ. Disabling IRQ => cấm toàn bộ PCI devices. ™ No DMA, device on PCI bus là bus master (Tốt cho việc dùng MultiTasking OS). ™ Burst mode: 32 bit @33MHz --> 96..132MBps, tuỳ thuộc số byte (từ 32 byte đến 4KB). Option 64bit @33MHz --> 264MBps, 64bit – 66MHz. ¾ Ứng dụng: ™ Most Platforms use:Intel, DEC Alpha, PowerPC, Spark ™ Modern OS: ‘Block Typed Devices’: tần suất vận chuyển cao, nhanh, data block 5.Small computer systems interface – SCSI. Phiên bản đầu tiên (SCSI-1) đưa ra năm 1990, phiên bản thứ 2 (SCSI-2) đưa ra năm 1993. ¾ Đặc điểm: ™ Thường có 1 Adaptor, không nằm trên motherboard 22 ™ Dùng cho Disk controller có bộ lênh riêng của nó. ™ Support any SCSI device: Disk, CD-ROM, tape, scanner ™ Tốc độ 5 to 40 MB/s ™ Số thiết bị tối đa trên bus là 7, có thể mở rộng lên đến 15 trong SCSI-2 và UltraSCSI ™ Hỗ trợ hai loại tín hiệu là đơn cực và vi sai (chống nhiễu tốt), chú ý không nối hai kiểu trên cùng một Bus. Phần lớn là đơn cực nhưng RS6000 là vi sai. ™ Tập lệnh được gửi từ device driver được dịch bởi thiết bị đến Adaptor không phải thay đổi khi gắn thêm thiết bị ™ Hệ thống SCSI bao gồm :Host adaptor (để interface giữa host system và subsystem), SCSI controller, bus, thiết bị. ™ Các thiết bị và controler có mức độ ưu tiên: 7(controler)– 6 – 5 – 4 – 3 – 2 – 1 – 0 –15 –14 – 13 – 12 – 11 – 10 – 9 – 8. ™ 8 data bit => 1 parity bit. K/tra Data: ECC, địa chỉ CRC @ mỗi sector ¾ Ứng dụng: ™ Chủ yếu dùng cho các kho số liệu đĩa cứng băng từ, CD.. 6. Profi bus (SIEMENS) Đây là một loại bus dùng trong công nghiệp theo chuẩn EN 50170-1-2. ¾ Đặc điểm: ™ 1 trong những layers của mạng CN: SINEC-L2 ™ Giao thức PROFIBUS DP (Distributed I/O):trao đổi sl với các slaves qui mô nhỏ, định kỳ, tốc độ cao ™ Giao thức Profibus PA: Process Automation: IEC 61158-2: môi trường khắc nghiệt. Số liệu và power chung line (PLC), 31.25 kbps ™ PROFIBUS FMS (Fieldbus Message Specification): • Kết nối PC với các thiết bị tự động của Siemems: S7/M7/C7 Families kiểu cell • Số liệu có cấu trúc, không phụ thuộc vào đường truyền. ™ PROFIBUS FDL (Fieldbus Data Link): tương thích với các mạng con ™ Spec.: • Token bus: cho nhiều masters (active nodes) • Master - Slaves • >1km (RS-485) và 9.6km (Optical Fiber) • Mã hóa Manchester II độ tin cậy và chống nhiễu tốt ¾ Ứng dụng: ™ Kết nối những thiết bị vào ra phân tán, thông minh (PLCs,Motor drivers, ) 7. General purpose interface bus – GPIB Được biết như chuẩn IEEE 488;HPIB IEC 625 bus ¾ Đặc điểm: 23 ™ 14 devices có thể nối vào GPIB, ...1MB/s, couple meters ™ 24 pin connector: 16 lines: 8 data, 3 handsshake, 5 management (để điều khiển việc dùng bus), remainders: Twisted/ Logic Gnd, Shield ™ Computer as Contronller; các thiết bị khác là Talkers/ Listeners. Trg 1 t/đ: 1 device - Talker, Others - Listeners ™ Để nối mạng:GPIB Card,cable,connector ¾ Ứng dụng: ™ Được thiết kế để kết nối mạng máy tính với các thiết bị ngoại vi, đo lường - kiểm nghiệm, lab... kiểu Program-mable Instrumentation 8. IEEE 1394 - Firewire Được đưa ra bởi hãng Apple & TI năm 1997 với mục đích thay thế cho SCSI, là serial bus. ¾ Đặc điểm: ™ Upto 63 nodes (devices) connect to a PC, hot plugible ™ High speed: 60 to 400 Mb/s (7.5 to 50 MB/s) ™ Cable: 6 wire (2- power carier lines 8..40Vdc/ 1.5A), 15'. ™ Daisy chain extending to over 200' ™ Tree topology: 63...64k nodes (bridge across buses) ™ Addressing single node, broadcasting all nodes, config time < 400 us ™ More than one PC can be connected to P1394 bus ¾ Ứng dụng: ™ P1394 - PCI bus Audio, Video devices, CD, disk, printer... b. Khái niệm bus, các thành phần của bus ? 1 .Khái niệm bus: Tập hợp các đường kết nối để vận chuyển thông tin từ thành phần này đến thành phần khác trong máy tính. Các thể hiện phần cứng của Bus gặp trong máy tính: PCB, Cable, Slot, Connnector. 2. Thành phần: ¾ Address ¾ Data ¾ Control/ Status/ Hardshake/ Data check. ¾ [Power supply] 2.1 Address bus ¾ Từ các BusMaster (CPU, DMAC) đến SlaveDevices (Mem, Ports) để chọn/ chỏ từng IO/ Mem location ¾ n Addr bit Î 2n Mem Locations & 2m IO Locations, m<n 2.2 Data bus. ¾ Số bit (thường) phù hợp với kích thước ALU (8/16/32/64 bit) ¾ Chuyển Op-code (mã lệnh) trong chu kỳ máy M1 24 ¾ Chuyển data: - CPU Data memory, - CPU IO Ports và - Data Memory IO Ports, DMA. 2.3 Control/Status bus ¾ gồm các tín hiệu: ƒ Control/ Response: CPU to Others (MEMR, MEMW, IOR, IOW, INTA, HLDA, BHE...) ƒ Status/Request to CPU: IRQ, HRQ, Ready, ... 2.4 Power supply: +5V ±5%, 10 đến 20 Amp, cấp cho các Vi mạch số, RedWire. (3.3V and less) ƒ Ground, Gnd, 0V, signal reference ground, chassis, BlackWire. ƒ +12V ±10%, 1Amp, cấp cho các mạch analog, motors, RS232, YellowWire. ƒ -12V ± 10%, 1Amp, (nh trên), BlueWire. ƒ - 5 V±5%, 0.5 Amp, analog circuitries, WhiteWire. ƒ Power good: OrangeWire. 4.2 Biểu đồ thời gian 1 chu kì bus IO Read/ Write, giải thích hoạt động ? Các chuỗi sự kiện xảy ra trong một chu kỳ bus đọc bộ nhớ: T1: CPU xuất địa chỉ bộ nhớ. Các đường dữ liệu không hoạt động và các đường điều khiển bị cấm T2: Đường điều khiển MEMR hay IOR xuống mức thấp. Đơn vị bộ nhớ ghi nhận chu 25 kỳ bus này là quá trình đọc bộ nhớ hay cổng vào/ra, đặt byte hay word có địa chỉ đó lên bus dữ liệu. T3: CPU đặt cấu hình để các đường bus dữ liệu là nhập. Trạng thái này chủ yếu để bộ nhớ có thời gian tìm kiếm byte hay word dữ liệu T4: CPU đợi dữ liệu trên bus dữ liệu. Do đó, nó thực hiện chốt bus dữ liệu và giải phóng các đường điều khiển đọc bộ nhớ. Quá trình này sẽ kết thúc chu kỳ bus. Trong một chu kỳ bus, CPU có thể thực hiện đọc I/O, ghi I/O, đọc bộ nhớ hay ghi bộ nhớ. Các đường bus địa chỉ và bus điều khiển dùng để xác định địa chỉ bộ nhớ hay I/O và hướng truyền dữ liệu trên bus dữ liệu. 4.3. ISA bus: đặc điểm và mô tả các nhóm tín hiệu ? a. Khái niệm Bus ISA (Industry Standard Architecture) là một kiến trúc Bus được xuất hiện lần đầu tiên với máy IBM PC/XT nguyên thuỷ vào năm 1981 với 8 bít dữ liệu. Sau đó nó được mở rộng ra với 16 bit dữ liệu với máy AT năm 1984 và đến năm 1988 là EISA với 32 bit dữ liệu b. Đặc điểm ™ 8/ 16 bit for data transfers ™ tốc độ 8.33 MHz/11.1 MHz -> 2.75 MWps/5.5 MWps max, DMA 16 ™ Không toàn vẹn dữ liệu (không kiểm tra parity, không kiểm tra vào ra) ™ Chỉ có một Bus Master (CPU hoặc DMAC) c. Mô tả các nhóm tín hiệu 1. SA19 to SA0 C¸c bÝt ®Þa chØ hÖ thèng ®−îc sö dông ®Ó x¸c ®Þnh ®Þa chØ bé nhí vµ c¸c thiÕt bÞ I/O trong hÖ thèng. Nh÷ng tÝn hiÖu nµy th−êng ®−îc ®iÒu khiÓn bëi bé VXL hoÆc DMA controller. 2. AEN Address Enable ®−îc sö dông ®¹i diÖn cho VLX trong qu¸ tr×nh DMA. Khi tÝn hiÖu nµy active, ®iÒu khiÓn DMA ®iÒu khiÓn c¸c tÝn hiÖu address, data, read/write. 3. -DACK0 to -DACK3 and -DACK5 to -DACK7 DMA Acknowledge ®−îc sö dông ®Ó nhËn biÕt ¸c yªu cÇu DMA trong DRQ0 to DRQ3 and DRQ5 to DRQ7. 4. DRQ0 to DRQ3 and DRQ5 to DRQ7 DMA Requests lµ ¸c yªu cÇu tõ DMA controller kiÓm ®iÒu khiÓn bus. Nh÷ng thiÕt bÞ yªu cÇu ph¶i gi÷ tÝn hiÖu yªu cÇu active cho ®Õn khi hÖ thèng x¸c nhËn tÝn hiÖu DACK t−¬ng øng. 5. -IOR I/O Read sö dông ®Ó chän I/O device, ®iÒu khiÓn ®äc d÷ liÖu lªn bus d÷ liÖu. 6. -IOW I/O Write sö dông ®Ó chän I/O device, ®iÒu khiÓn ghi d÷ liÖu trªn bus d÷ liÖu. 7. IRQ3 to IRQ7 and IRQ9 to IRQ12 and IRQ14 to IRQ15 Interrupt Requests lµ c¸c tÝn hiÖu yªu cÇu ng¾t. §−îc t¹o ra khi ®−êng IRQ chuyÓn tõ møc thÊp lªn møc cao. §−êng nµy ph¶i gi÷ nguyªn møc cao cho ®Õn khi VXL nhËn biÕt ®−îc yªu cÇu ng¾tt th«ng qua ISR cña nã. 26 IRQ9-12,14-15 cã møc −u tiªn cao nhÊt ( 9: highest). IRQ 3-7 cã møc −u tiªn thÊp nhÊt ( 7: lowest). 8. -MEMR Memory Read, lùa chän thiÕt bÞ b« nhí ®Ó ®äc d÷ liÖu lªn trªn bus d÷ liªu. Nã ®−îc active trong tÊt c¶ c¸c chu k× ®äc b« nhí. 9. -MEMW Memory Write lùa chän thiÕt bÞ b« nhí ®Ó ghi d÷ liÖu trªn bus d÷ liªu. Nã ®−îc active trong tÊt c¶ c¸c chu k× ghi b« nhí d. Biểu đồ thời gian 1. DMA Write ______________ DRQ(n) __| |___________________________________ _______________ __________ -DACK(n) |__________________________| ____________________________________ AEN,BALE ________| |_______ ____________________ __________ -IOR |_____________________| ______________________ ___________ -MEMW |__________________| 2. DMA Read ______________ DRQ(n) __| |___________________________________ _______________ __________ -DACK(n) |__________________________| ____________________________________ AEN,BALE ________| |_______ ____________________ __________ -MEMR |_____________________| ______________________ ___________ -IOW |__________________| 27 4.4. USB: topology và đặc điểm ? 1.Topology ™ Chia thành nhiều Tiers ™ Các Tiers nối các thiết bị Hub hoặc chức năng ™ Mỗi Tier có Hub(s). Kết nối vật lý USB bản chất là mạng Star được xếp theo lớp. Một hub ở trung tâm của mỗi mạng hình sao. Mỗi đường kết nối là một kết nối điểm-điểm giữa máy chủ và bộ chia (hub) hay là bộ phận chức năng, hay là kết nối giữa bộ chia và bộ chia hay thành phần khác. Máy chủ USB (USB Host) Chỉ có một máy chủ USB trong bất kỳ hệ thống nào. Giao tiếp USB với hệ thống máy tính được gọi là bộ điều khiển Host. Bộ điều khiển Host được triển khai như là một tập hợp của phần cứng, phần dẻo, phần mềm. Bộ chia chủ (root hub) được tích hợp với hệ thống máy chủ cung cấp một số đầu nối. Thiết bị USB (USB Device) Thiết bị USB thuộc một trong các loại sau : • Hubs (bộ chia), cho phép mở rộng thêm nhiều điểm nối vào USB • Thành phần chức năng, cung cấp một tính năng cho hệ thống, như là kết nối ISDN, cần điều khiển số hay là loa ... Thiết bị USB tuân theo giao diện ghép nối USB chuẩn về các mặt sau : • Sự hiểu giao thức USB • Sự đáp ứng của nó với các thao tác của USB, như là cấu hình hay là reset • Năng lực chuẩn mô tả thông tin 2.Đặc điểm: ™ Tín hiệu vi sai phát/ thu, bọc kim, chống nhiễu. 28 ™ CRC Protection đối với dữ liệu và control fields. ™ Tự phát hiện attach/ detach, xác định các thiết bị tự động ở mức hệ thống ™ Time Out đới với trường hợp mất gói tin/ gói tin lỗi. 4.5. Vẽ USB data packet format. 1. Trường nhận dạng gói tin PID + Trường PID ngay sau trường SYNC. + PID bao gồm 4 bít xác định loại gói tin và 4 bít kiểm tra. + 4 bít kiểm tra được tạo ra bởi biểu diễn phần bù của loại gói tin. 2. Trường dữ liệu Data packet + Có thể có từ 0 đến 1023 byte, và phải là số nguyên byte. + Truyền kế tiếp, từ MSb byte này LSb byte tiếp theo. 3. Trường CRC Cyclic Redundancy Checks, Kiểm tra sự dư thừa tuần hòan. Với gói data có 16 bit, gói token chỉ có 5 bít. 29 4.51 Sơ đồ khối của TBNV ghép bus USB ? Câu 4.6. I2C bus: đặc điểm và topology? ¾ Đặc điểm: ™ Tích hợp giao diện bus và chips cho phép hai thiết bị kết nối trực tiếp với nhau qua I2C bus không cần dùng bus interface chips. ™ Hợp nhất truyền địa chỉ và dữ liệu, cho phép dùng phần mềm để định cấu hình. ™ Thêm / bớt IC không ảnh hưởng bus system ™ Đơn giản tìm lỗi, khoanh vùng lỗi nhanh ™ Giảm thiểu kích thớc: 2-wire serial, không cần các mạch Addr Decoder và ‘glue logic’, dùng phần mềm ™ Truyền đồng bộ, 100 kb/s Standard-mode, 400 kb/s Fast-mode, 3.4Mb/s HiSpeed-mode ¾ Topology I2C Topology 30 4.7. I2C: Kịch bản truyền số liệu (đọc và ghi) Master - Slave (h4.13), giải thích.? + Bus được điều khiển bởi bus master và sẽ thông báo cho các thiết bị slave khi chúng có thể truy nhập bus. Mỗi Slave có 7 hoặc 10 bits địa chỉ duy nhất. + Bắt đầu của kịch bản truy nhập là bít Start khi Master muốn truy nhập Slave nó gửi địa chỉ(của Slave) và bít (đọc(1)/ghi(0)) + Slave sẽ gửi tín hiệu ACK và Master sẽ tiến hành gửi các byte dữ liệu hoặc là nhận các byte dữ liệu (sau mỗi package thì sẽ gửi ACK)khi muốn kết thúc sẽ gửi tín hiệu NACK và bít Stop. 4.8. PCI Local bus: đặc điểm? 4.9. GPIB: đặc điểm ? 4.10. IEEE 1394 bus: topology và đặc điểm ? 1.TOPOLOGY 31 4.11. Khi nào thiết bị ghép nối với data bus cần có chức năng 3 state ? Trạng thái thứ ba của bus dữ liệu chính là trạng thái trở kháng cao. Khi bus ở trạng thái cao chính là trạng thái “treo”bus. Khi các thiết bị ngoại vi tốc độ chậm ghép nối với các hệ vi xử lý tốc độ cao thì trong các chu kỳ bus sẽ xuất hiện trạng thái trở kháng cao với mục đích để đồng bộ tốc độ của thiết bị ngoại vi và hệ vi xử lý tránh mất mát dữ liệu trong khi vận chuyển. Phân biệt mô hình ghép nối ngoại vi kiểu BUS và NETWORK. Ghép nối kiểu bus: + Cho các thiét bị nhanh,gần như HDD,... + Các đường bus kiểu này thường là song song như PCI. + Các thiết bị này thường được điều khiển bởi một thiết bị xử lý chuyên dụng. Ghép nối kiểu mạng: + Các thiết bị ngoại vi là loại “computerised”, được điều khiển bởi hệ VXL thông dụng (multi purpose micro processor) hay hệ nhúng như bàn phím,chuột,máy in, đặc biệt là các TBNV ghép qua USB hoặc IEEE1394 Kết luận 2 mô hình trên dần tiếp cận nhau, đặc biệt trong một số bus sau này như USB, IEEE1394về vật lý vẫn chỉ có 1 teller, 1 hoặc nhiều listener tại một thời điểm , vẫn phải có địa chỉ. 32 Chương 5. Digital IO 5.1. Vẽ sơ đồ cấu trúc và mô tả hoạt động của 01 IO line của cổng vào ra ? a. Sơ đồ cấu trúc của một IO line ( Ù 1 bit port) b. Các thành phần 1. D Flip-Flop (Trigger D): - Là một trong những phần tử cơ bản của hệ dãy. - D – Data lưu giữ một bít số liệu - 4/6/8 D flip-flop tạo ra 4/6/8 bit register, nhiều register đóng trong một chip là SRAM - Input: • Data bit: 1 hoặc 0 • Clock, thường là sườn lên, ghi nhận giá trị của data và lưu giữ lại cho đến khi có bit số liệu khác ghi đè lên. • Có thể có clear – xóa, preset – đặt trước - Output: • Q ứng với giá trị data input vào thời điểm có clock • /Q đảo của Q - Có 2 loại : Transparent và Master- Slave. 2. 3 state buffer 33 ( Nếu gate = 0 thì điện trở giữa 2 cực d và s là R(ds) sẽ rất lớn ( cỡ Kilo Ohm), Transistor trường ở trạng thái OFF. Ngược lại nếu gate = 1 thì R(ds) nhỏ cỡ vài chục Ohm, MOSFET ở trạng thái ON). ( Nếu /C = 1 thì đầu ra bộ đệm 3 trạng thái ở trạng thái trở kháng cao (bị tách ra khỏi đường bus), Nếu /C=0 thì đầu ra = 0 nếu đầu vào bằng 0 (gọi là mở mức thấp), và đầu ra bằng 1 nếu đầu vào bằng 1 (mở mức cao)) c. Mô tả hoạt động Write pin (Chân Write): Tại chân Write bit 0, hoặc 1 thì clock bằng sườn lên - Write bit 0: Trigger D có Q = 0, -Q =1, suy ra gate = 1, làm cho R(ds) MOSFET = ON, suy ra chân IO pin = 0 - Write bit 1: Trigger D có Q =1, -Q = 0, suy ra gate = 0, làm cho R(ds) MOSFET = OFF, suy ra chân IO pin = 1 Read pin: (Input line – out “1” firstly) ReadPin = 0 thì bộ đệm 3 trạng thái mở ở trạng thái thấp, bit 1/0 từ pin sẽ được đưa lên data bus(i) ReadLatch (Chốt đọc sẽ đọc các bit ra lúc trước) ReadLatch = 0 thì bộ đệm 3 trạng thái mở ở trạng thái cao, bit 1/0 từ pin được đưa lên data bus(i). 34 5.2. Cổng song song đơn giản ? a. Sơ đồ cổng ra song song đơn giản có chốt (Latch) Cổng ra song song đơn giản có chốt (latched output port, based on 74HC374/ HC373/ HC 574, thanh ghi 8 bit) Đồ thị thời gian của cổng ra song song có chốt (latch) • Out Port: 74HC374 • CPU phát địa chỉ ra không gian địa chỉ vào ra (IO space), có tín hiệu –IO CS (chọn chip IO) • Phát ra data và –IOW, có tín hiệu clock sườn lên (Rising Edge), dữ liệu được chốt vào HC374 • Ngoại vi đưa đến tín hiệu –Strobe làm cho OC (OutControl) = 0, mở cổng ra 3 trạng thái. 35 b. Cổng vào song song không có chốt: (Trong hình vẽ là cổng logic OR) 5.3. Sơ đồ nguyên lý và mô tả hoạt động của 1 cổng song song output có các tín hiệu trạng thái. ? Sơ đồ nguyên lí: 36 Mô tả hoạt động: • Khi gửi một gói tin ra ngoại vi, cần đồng bộ giữa 2 phía • Ngoại vi chỉ đọc bộ đệm khi có số liệu (cờ IBF thiết lập, 1) (In Buffer Full- Bộ đệm đang đầy). • CS chỉ gửi số liệu ra tiếp theo khi byte/char trước đó đã được đọc bởi peripheral (OBE – Output Buffer Empty, xóa, 0) • Chú ý Time-Out-Error - CPU gửi 1 kí tự, thiết lập –OBE=1 (Out Buffer Empty) - Peripheral: Nếu IBF =1 then đọc char ( trong Buffer Full) Một số chú ý: Sử dụng Trigger RS: Q= -R.q+S.(-q) S = 1 thì Q = 1 S = 1 tiếp thì Q =1 Chỉ khi R = 1 thì Q = 0 -Strobe dùng để mở cổng trạng thái OC (của 74HC574) và được đảo rồi đưa vào chân Reset của Trigger RS. - Chân LE ( Latch Enable) cho phép chốt dữ liệu. 5.4. Ghép nối PPI 8255 với PC’s ISA slots: nguyên lý và hoạt động. ? 37 a.Nguyên lý: - Mạch PPI 8255 thường được gọi là mạch phối ghép vào ra lập trình được ( Programmable Peripheral Interface). Nó là mạch phối ghép được dùng phổ biến trong các hệ vi xử lý 8 – 16 bit Các chân tín hiệu: - Chân Reset phải được nối với tín hiệu reset chung của toàn bộ hệ. CS được nối với mạch tạo xung chọn thiết bị để đặt 8255 vào một địa chỉ cơ sở nào đó - Các tín hiệu địa chỉ A0, A1 sẽ chọn ra 4 thanh ghi bên trong 8255: 1 thanh ghi từ điều khiển (CWR) và 3 thanh ghi khác ứng với các port là PA, PB, PC, để ghi/đọc dữ liệu. Có 2 loại từ điều khiển cho 8255: Từ điều khiển định nghĩa cấu hình cho các cổng PA. PB, PC. Và từ điều khiển lập xóa từng bit ở các đầu ra của PC. b.Hoạt động Khởi tạo (PA, PB, PC Mode 0; PA, PCh in; PB, PCl Out) và đọc/ghi số liệu: Địa chỉ Thanh ghi(Cổng) 300h PA 301h PB 302h PC 303h CWR Tính CWR = 10011000 = 98h Đoạn lệnh khởi tạo: PA Equ 300h PB Equ 301h PC Equ 302h CWR Equ 303h CW Equ 98h Lệnh khởi tạo Mov al, CW ;Từ điều khiển trong al Mov dx, CWR ; Out dx, al ; Đưa CW vào CWR 5.5. Cổng máy in chế độ SPP (Centronics port): Sơ đồ mô tả chức năng và các nhóm tín hiệu. ? Chế độ SPP ( Simple Parallel Port) chế độ thông thường, Output only. + Tốc độ truyền dữ liệu 50..100KB/s, chiều dài cable tối đa 10 feet, đầu nối chữ D 25 hoặc 36 chân, cáp xoắn. Địa chỉ cơ sở : 387h với cổng LPT1 và 287h với cổng LPT 2 + Cổng xuất dữ liệu, địa chỉ x78h (không gian địa chỉ vào ra), TTL 0 .. 5 V • Open Collector. Buffer – 8 bit latched out, back reaad-latch • LPT : gửi kí tự điều khiển và kí tự in đến Printer + Cổng ra điều khiển : X7Ah, TTL (x=3/2) • 4 bít chốt ra, chốt đọc lại dùng phần mềm. Các bít này được set (1) và reset (0). • LPT: /Strobe (b0), AutoFeed (b1), /Init (b2), SLCT (b3) 38 • IRQ_EN (b4), not oulet + Trạng thái In, X79h, không chốt , TTL (0..5V): Trạng thái máy in • 5 bít : b3..b7: Err, SLCT_IN, PE,-ACK,Busy.. Các nhóm tín hiệu: 4 đường điểu khiển, 5 đường trạng thái, 8 đường tín hiệu. 39 5.6. Centronics port các mode EPP, ECP, và IEEE 1284 ? Mode EPP ( Enhanced Parallel Port): • Xircom, 1992. Có tốc độ cao – 2 MB/s (sử dụng phương pháp DMA, dùng 1 chu kì ISA bus), là cổng 2 chiều, dùng ghép nối với HDD mở rộng, Local Network, Có địa chỉ cơ sở là 378h hoặc 278h. • Có 8 thanh ghi tương thích với chế độ SPP - Offset 0: SPP data, đường dữ liệu đọc ghi, có hoặc không có tín hiệu bắt tay. - Offet 1: SPP status, đọc (b3 .. b7), b0 timeout. - Offset 2: SPP control, 4 bit C0.. C3 – đọc/ghi, C4: cho phép yêu cầu ngắt, C5: chiều số liệu - Offset 3: địa chỉ EPP, chu kì địa chỉ đọc/ghi với tín hiệu bắt tay. - Offet 4: EPP data, chu kì dữ liệu đọc/ghi với tín hiệu bắt tay. - Others: Có thể được sử dụng để cấu hình cổng máy in, người sử dungjtuwj định nghĩa Mode ECP (Extended Capabilities Port): • MS- HP 1993, tốc độ truyền dữ liệu từ 2 .. 5 MB/s (dùng 1 chu kì ISA bus), cổng 2 chiều, thường ghép nối với HDD mở rộng hoặc Network, bus hệ thống mở rộng, • Có 16 byte bộ đệm tổ chức kiểu FIFO để gửi/nhận, trao đổi bằng phương pháp DMA: bộ nhớ với buffer • Có thể ghép nối với các thiết bị ngoại vi chậm khi dùng Ready. • Có thể mô phỏng tương thích hoạt động của chế độ SPP, EPP • Đọc/ghi dữ liệu và lệnh: - Out –C1 (HostAck), in –S7 (Peripheral Ack) - -C1/-S7 = 1 đang gửi dữ liệu, = 0 đang gửi lệnh - Lệnh: b7 = 1, b0..6 chứa địa chỉ kênh truyền, b7 = 0, b0..6 đếm các byte giống nhau. - Một số chip (SMC’s super IO) hỗ trợ giải nén, phần mềm gửi ra phải nén. • Có 6 thanh ghi: 3 thanh ghi chế độ SPP, 3 thanh ghi chế độ ECP - Địa chỉ cơ sở + 400h : dữ liệu tổ chức kiểu FIFO và cấu hình A - chỉ đọc. - Địa chỉ cơ sở + 401h: Cấu hình B-( ngắt, DMA, ) - Địa chỉ cơ sở + 402h: Thanh ghi điều khiển mở rộng Mode IEEE 1284 ( EPP + ECP) • Ra đời 1994, tốc độ lên tới 5MB/s • Chuẩn IEEE 1284 bao gồm các giao thức định nghĩa mô tả cổng giao tiếp song song • Bao gồm: Cổng 1284, cáp 1284, và ngoại vi 1284 • Có 5 chế độ giao tiếp: - Compatibility mode: Host gửi 1 byte đến Peripheral (với tín hiệu Busy và – ACK) - Nibble Mode: Peri gửi đến Host 4 bit, còn lại là tín hiệu bắt tay - Byte Mode: 8 bit, 2 chiều - EPP Mode: 8 bit, 2 chiều, tốc độ cao - ECP Mode: 8 bit. 2 chiều: dữ liệu, địa chỉ, nén. 40 5.7. Dual Ported RAM, nguyên lí và hoạt động ? a.Sơ đồ nguyên lý: b. Hoạt động: - Để chuyển mảng số liệu giữa 2 hệ VXL (Master- Slave) với tốc độ cao, gần... - SRAM,dung lượng từ 1KB đến 256KB - Đọc ghi đồng thời nhiều tín hiệu - Dùng các tín hiệu: • 2 x n bit điạ chỉ cho 2 phía:Trái và phải => 2 mũ n ô nhớ • 2 x 8 [16] bit dữ liệu • Các tín hiệu điều khiển (RD, WR,CS) và trạng thái • Các tín hiệu HSK/Arbior (bắt tay/trọng tài ) 5.8. LED? Đặc tính của một loại LED, tính toán mạch điều khiển LED. ? a. Khái niệm LED là viết tắt của từ Light Emiiting Diode (diot phát sáng) b. Đặc tính Là diot phân cực thuận. 41 : c.Phương pháp tính toán mạch ghép nối: * LED sáng tĩnh- sáng liên tục chế độ Static • Chọn độ sáng tương đối yêu cầu • Tra bảng A => dòng điện thuận • Từ dòng điện thuận,Tra bảng B => xác định được điện áp thuận • Tính điện trở R = (V CC - U) / I * LED chế độ quét – Scan Mode: • Mạch sẽ đk sáng 1 trong số n phần tử trong 1 thời điểm, rồi điều khiển phần tử tiếp theo.. cho đến khi hết vòng. Với điều kiện phải hiện được 50-60 frame/s • Tùy thuộc độ sáng và môi trường (in/out door) => thiết kế độ rộng duty cycle cho mỗi phần tử • Tính toán mạch cũng giống chế độ mạch sáng tĩnh, thường chọn hệ số tương đối từ 2-5. 5.9. Vẽ sơ đồ ghép nối hệ VXL với LED đơn qua Out Port. ? 42 5.10. Ghép nối hệ VXL với 6 LED 7 thanh kiểu Common Anode hoặc Common Cathode :Sơ đồ và giải thuật điều khiển theo phương pháp quét ? a.Sơ đồ ghép nối kiểu Cathode chung b. Giải thuật điều khiển theo phương pháp quét Phân tích : + 6 anode a nối chung, 6 anode pnt nối chung => chỉ có 8 anodes (a.. g và pnt). + Muốn sáng số mấy (09) => gửi mã 7 thanh qua các anode + Muốn sáng 1 trong số 6 LED => điều khiển ON cathode LED đó trong 1 thời gian t và là duy nhất. + Tính t theo số LED và số frame/sec (50..60 fps). Giải thuật 1. sel[6]: array [0..5] of integer ; là mảng gồm 6 phần tử để chọn đèn 2. sel[6] = {0,0,0,0,0,0} ;Bước khởi tạo,tắt cả 6 đèn 3. for i:=1 to 6 do ;Vòng lặp, "quét” từng đèn,nghĩa là chọn đèn đó,dưa dữ liệu ;và tắt các đèn khác. 4. sel[i-1] := 1 ;Chọn đèn i 5. Nạp dữ liệu 6. Delay(1) ;Làm trễ để có thể hiển thị và quan sát được 7. end; ;Tùy vào yêu cầu cụ thể mà sử dụng thêm vòng lặp while ;hay Repeat...Until để dừng việc quét thỏa mãn một điều ;kiện nào đó 43 5.11 Ghép nối hệ VXL với 4 module ma trận LED (8x8):Sơ đồ và giải thuật điều khiển để hiện các ký tự. Sơ đồ (đối với một module,chỉ cần ghép thêm 3 module như thế nữa là được): ;Hiển thị ký tự ;disbuf:8 bytes chứa font ;Main Prog:Burn LEDs,gồm: 1. Init: N = 0 :Turn off Rows 2. (disbuf + N => LS164 ;shift afaf,turn off row N 3. Delay(1-1,5) ;Làm trễ 4. Turnoff row[N] ;Turn off row N 5. Inc N;If N = 8 then N = 0 ;Lặp lại 6. Goto (2) 5.12. Sơ đồ ghép nối và giải thuật điều khiển hiện thông tin text ra LCD – Text Module.? a. Sơ đồ 44 b.Giải thuật • 4 line * 20 column LCD => 80 char boxes. • Ghi địa chỉ thanh ghi dầu tiên RS=0, • Ghi dữ liệu thanh ghi tiếp theo RS-1 • MSB=1 Address > 7Fh => control registers • Ví dụ 1 chu kì đọc/ghi LCD – 8 bit bus 1. E=0 2 Phát địa chỉ tạo CS và chọn Reg 3.Tạ