Luận án Nghiên cứu nâng cao chất lượng điều khiển cho nghịch lưu ba mức hình T trong chế độ nối lưới và độc lập

MỤC LỤC

LỜI CAM ĐOAN . I

LỜI CẢM ƠN . II

MỤC LỤC. III

DANH MỤC KÝ HIỆU . VI

DANH MỤC TỪ VIẾT TẮT . VIII

DANH MỤC HÌNH ẢNH . VIII

DANH MỤC BẢNG BIỂU . XIII

MỞ ĐẦU . XV

CHƯƠNG 1. TỔNG QUAN . 1

1.1. Xu hướng phát triển hiện nay của nghịch lưu nguồn áp. . 1

1.2. Các cấu trúc nghịch lưu nguồn áp ba mức. 3

1.2.1. Cấu trúc nghịch lưu dạng điốt kẹp (NPC) . 3

1.2.2. Cấu trúc nghịch lưu hình T ba pha . 4

1.2.3. Cấu trúc nghịch lưu hình T ba pha sử dụng RB-IGBT . 8

1.3. Phương pháp điều chế cho nghịch lưu hình T . 10

1.4. Phương pháp điều khiển mạch vòng dòng điện . 12

1.5. Định hướng nghiên cứu và dự kiến đóng góp của luận án . 13

1.6. Kết luận . 14

CHƯƠNG 2. PHƯƠNG PHÁP ĐIỀU CHẾ CHO NGHỊCH LƯU HÌNH

T BA PHA. 15

2.1. Đặt vấn đề . 15

2.2. Phương pháp điều chế PWM . 17

2.2.1. Nguyên lí phương pháp điều chế PWM . 17

2.2.2. Mô phỏng phương pháp điều chế PWM cho bộ nghịch lưu hình T 3

pha . 18

2.3. Phương pháp điều chế SVM . 21

2.3.1. Chuyển hệ tọa độ từ abc sang 0αβ. 21

2.3.2. Quy chuẩn độ dài các véctơ theo mức điện áp 𝑉𝑑𝑐. . 22

2.3.3. Tính toán mô đun và góc pha của véctơ điện áp ra. . 23

2.3.4. Hình thành không gian véctơ trên hệ tọa độ 0αβ. . 24

2.3.5. Xác định vị trí của véctơ điện áp ra v trong sector lớn. . 25

2.3.6. Xác định vị trí của véctơ điện áp v trong các tam giác con. . 26

2.3.7. Tính toán hệ số điều chế (thời gian sử dụng các véctơ trong mỗi chu

kì điều chế Ts). . 27

2.3.8. Cân bằng điện áp trên 2 tụ DC. . 29

2.3.9. Tính toán hệ số điều chế thực hiện nhánh van mạch nghịch lưu trong

mỗi chu kì điều chế Ts. . 30

2.4. Các phương pháp điều chế cấp xung cho van. . 30

2.4.1. Phương pháp điều chế SVM 8-Đoạn . 30

2.4.2. Phương pháp điều chế SVM 6- Đoạn. . 34

2.4.3. Mô phỏng hai phương pháp điều chế SVM 8-Đoạn và SVM 6-Đoạn

 . 38

2.5. Phương pháp điều chế FSVM đề xuất áp dụng cho nghịch lưu ba pha hình

T . 42

2.6. Mô phỏng phương pháp FSVM . 51

2.7. Kết luận . 54

CHƯƠNG 3. ĐIỀU KHIỂN NỐI LƯỚI CHO NGHỊCH LƯU HÌNH T

BA PHA . 55

3.1. Đặt vấn đề . 55

3.2. Mô hình toán học của nghịch lưu hình T ba pha . 55

3.3. Cấu trúc điều khiển sử dụng bộ điều khiển PI . 56

3.3.1. Cấu trúc điều khiển . 56

3.3.2. Thiết kế bộ điều khiển dòng điện . . 57

3.3.3. Thiết kế bộ điều khiển điện áp . 59

3.4. Mô phỏng cấu trúc điều khiển nối lưới sử dụng bộ điều khiển PI . 59

3.4.1. Tính chọn tham số mạch lực nghịch lưu hình T ba pha . 59

3.4.2. Mô phỏng hệ thống trên phần mềm Matlab/Simulink . 60

3.5. Cấu trúc điều khiển sử dụng bộ điều khiển kháng nhiễu . 66

 3.5.1. Cấu trúc điều khiển . 66

 3.5.2. Thiết kế bộ điều khiển dòng điện . 67

 3.5.3. Thiết kế bộ điều khiển điện áp . 71

 3.6. Mô phỏng bộ điều khiển kháng nhiễu mới trong chế độ nối lưới. . 72

3.7. Kết luận 78

CHƯƠNG 4. ĐIỀU KHIỂN NGHỊCH LƯU HÌNH T BA PHA TRONG

CHẾ ĐỘ ĐỘC LẬP . 79

4.1. Đặt vấn đề . 79

4.2. Mô hình toán học của nghịch lưu hình T ba pha . 79

4.3. Cấu trúc điều khiển sử dụng bộ điều khiển PI . 80

4.4. Thiết kế bộ điều khiển dòng điện . 82

4.5. Thiết kế bộ điều khiển điện áp . 82

4.6. Mô phỏng bộ điều khiển PI trên phần mềm Matlab/Simulink . 83

4.7. Cấu trúc điều khiển sử dụng bộ điều khiển kháng nhiễu mới . 89

4.7.1. Cấu trúc điều khiển . 89

4.7.2. Thiết kế bộ điều khiển điện áp và dòng điện. 90

4.8. Mô phỏng bộ điều khiển kháng nhiễu mới trên phần mềm

Matlab/Simulink . 92

4.9. Kết luận 98

CHƯƠNG 5. THỰC NGHIỆM HỆ THỐNG NGHỊCH LƯU HÌNH T BA

PHA . 99

5.1. Đặt vấn đề . 99

5.2. Điều kiện thực nghiệm . 99

5.3. Kết quả thực nghiệm . 101

5.4. Kết luận . 113

KẾT LUẬN VÀ KIẾN NGHỊ . 114

DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ CỦA LUẬN ÁN . 115

TÀI LIỆU THAM KHẢO . 116

PHỤ LỤC . 123

Phụ lục 1. Hệ thống thực nghiệm nghịch lưu hình T ba pha . 123

Phụ lục 2. Mô phỏng bằng Matlab/Simulink . 130

Phụ lục 3. Thiết kế mạch vòng khóa pha PLL .130

pdf150 trang | Chia sẻ: vietdoc2 | Ngày: 27/11/2023 | Lượt xem: 203 | Lượt tải: 1download
Bạn đang xem trước 20 trang tài liệu Luận án Nghiên cứu nâng cao chất lượng điều khiển cho nghịch lưu ba mức hình T trong chế độ nối lưới và độc lập, để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trên
điện áp ra v được tổng hợp từ ba véctơ gần nhất là 𝑉ଵ, 𝑉଻, 𝑉 . Có nhiều cách sắp xếp thứ tự ba véctơ này, tuy nhiên, thứ tự tối ưu là thứ tự mà các van sẽ phải chuyển mạch ít nhất trong một chu kì điều chế để giảm thiểu tổn thất trên van. Điều này sẽ được cụ thể hóa qua việc tối ưu số lần chuyển trạng thái của ba pha A, B, C. Có nghĩa là nếu các pha chuyển trạng thái càng ít thì các van cũng sẽ giảm được số lần đóng cắt. Bảng 2.7. Bảng chuyển trạng thái của 3 véc tơ 𝑉ଵ, 𝑉଻, 𝑉 Như vậy thì thứ tự tối ưu sẽ là: 𝑉ଵ → 𝑉଻ → 𝑉 → 𝑉ଵ∗ hoặc 𝑉ଵ∗ → 𝑉 → 𝑉଻ → 𝑉ଵ. Đây là trật tự mà mỗi lần chuyển mạch, các pha chỉ chuyển trạng thái một lần. Các trật tự khác sẽ đòi hỏi các pha chuyển trạng thái hai đến ba lần trong mỗi chu kỳ. Để tối thiểu sóng hài, ta sẽ thực hiện phương pháp điều chế SVM 8-Đoạn. Hình 2.16 dưới đây sẽ minh họa phương pháp điều chế SVM 8- Đoạn ứng với tam giác 2, sector I. Hình 2.19. Phương pháp điều chế SVM 8-Đoạn ứng với tam giác 2, sector I, m=1 𝑉ଵ 𝑉଻ 𝑉 𝑉ଵ∗ Pha A P P P O Pha B O O N N Pha C O N N N 32 Với phương pháp điều chế SVM 8- Đoạn này, ta sẽ giảm thiểu được sóng hài trong quá trình điều chế. Tuy nhiên, để tối ưu trạng thái chuyển mạch giữa các pha thì ta sẽ phải sử dụng các trạng thái dư của các véctơ nhỏ. Điều này sẽ ảnh hưởng đến sự cân bằng điện áp trên tụ, nhưng do hệ số điều chế của các véctơ nhỏ ứng với trạng thái dư này khá nhỏ so với cả chu kì điều chế nên điện áp trên 2 tụ DC vẫn đảm bảo sự cân bằng. Như trong Hình 2.15, ta đã sử dụng 2 trạng thái (POO) và (ONN) của véctơ 𝑉ଵ. Từ Hình 2.16, xác định hệ số điều chế cho 3 van SA1, SB2, SC2 lần lượt như sau (sử dụng nguyên tắc so sánh 𝑑ଵ, 𝑑ଶ, 𝑑ଷ ≥ 𝑥𝑢𝑛𝑔 𝑡𝑎𝑚 𝑔𝑖á𝑐): 𝑑𝑎1 = 𝑑ଵ + 𝑑ଶ + 𝑑ଷ/2 𝑑𝑏2 = 𝑑ଵ + 𝑑ଷ/2 𝑑𝑐2 = 𝑑ଷ/2 (2.15) Tổng hợp cho toàn bộ Sector I, có bảng thứ tự đóng cắt các véctơ sau: Bảng 2.8. Bảng thứ tự đóng cắt các véctơ trong Sector I Từ Bảng 2.8, ta sẽ thu được các mẫu xung cấp cho các van như sau: Sector Tam giác Trạng thái Trạng thái trên tụ 1 1 (OOO)-(POO)-(PPO)-(PPP)- (PPP)-(PPO)-(POO)-(OOO) 𝑈஼ଵ > 𝑈஼ଶ (OOO)-(OON)-(ONN)-(NNN)- (NNN)-(ONN)-(OON)-(OOO) 𝑈஼ଵ < 𝑈஼ଶ 2 (POO)-(PON)-(PNN)-(ONN)- (ONN)-(PNN)-(PON)-(POO) 𝑈஼ଵ > 𝑈஼ଶ (ONN)-(PNN)-(PON)-(POO)- (POO)-(PON)-(PNN)-(ONN) 𝑈஼ଵ < 𝑈஼ଶ 3 (PPO)-(POO)-(PON)-(OON)- (OON)-(PON)-(POO)-(PPO) 𝑈஼ଵ > 𝑈஼ଶ (ONN)-(OON)-(PON)-(POO)- (POO)-(PON)-(OON)-(ONN) 𝑈஼ଵ < 𝑈஼ଶ 4 (PPO)-(PPN)-(PON)-(OON)- (OON)-(PON)-(PPN)-(PPO) 𝑈஼ଵ > 𝑈஼ଶ (OON)-(PON)-(PPN)-(PPO)- (PPO)-(PPN)-(PON)-(OON) 𝑈஼ଵ < 𝑈஼ଶ 33 Hình 2.20. Mẫu xung cấp cho van OOO d1/4 SA1 SA2 SB1 POO d2/2 PPO d3/2 PPP d1/4 PPO d3/2 POO d2/2 OOO d1/4 SB2 SC1 SC2 PPP d1/4 OOO d1/4 SA1 SA2 SB1 OON d2/2 ONN d3/2 NNN d1/4 ONN d3/2 OON d2/2 OOO d1/4 SB2 SC1 SC2 NNN d1/4 Tam giác 1, m = 1 Tam giác 1, m = 0 Tam giác 2, m = 1 POO d1/4 SA1 SA2 SB1 PON d2/2 PNN d3/2 ONN d1/4 PNN d3/2 PON d2/2 POO d1/4 SB2 SC1 SC2 ONN d1/4 ONN d1/4 SA1 SA2 SB1 PNN d2/2 PON d3/2 POO d1/4 PON d3/2 PNN d2/2 ONN d1/4 SB2 SC1 SC2 POO d1/4 Tam giác 2, m = 0 Tam giác 3, m = 1 Tam giác 3, m = 0 PPO d1/4 SA1 SA2 SB1 POO d2/2 PON d3/2 OON d1/4 PON d3/2 POO d2/2 PPO d1/4 SB2 SC1 SC2 OON d1/4 ONN d1/4 SA1 SA2 SB1 OON d2/2 PON d3/2 POO d1/4 PON d3/2 OON d2/2 ONN d1/4 SB2 SC1 SC2 POO d1/4 Tam giác 4, m = 1 Tam giác 4, m = 0 PPO d1/4 SA1 SA2 SB1 PPN d2/2 PON d3/2 OON d1/4 PON d3/2 PPN d2/2 PPO d1/4 SB2 SC1 SC2 OON d1/4 OON d1/4 SA1 SA2 SB1 PON d2/2 PPN d3/2 PPO d1/4 PPN d3/2 PON d2/2 OON d1/4 SB2 SC1 SC2 PPO d1/4 34 Từ các mẫu xung cấp cho van, có thể tính toán hệ số điều chế cấp cho các van và được tổng hợp trong Bảng 2.9 dưới đây (sử dụng nguyên tắc so sánh 𝑑ଵ, 𝑑ଶ, 𝑑ଷ ≥ 𝑥𝑢𝑛𝑔 𝑡𝑎𝑚 𝑔𝑖á𝑐). Chú ý rằng, khi sử dụng nguyên tắc so sánh 𝑑ଵ, 𝑑ଶ, 𝑑ଷ ≥ 𝑥𝑢𝑛𝑔 𝑡𝑎𝑚 𝑔𝑖á𝑐 sẽ thu được dạng xung nằm ở hai bên. Do đó, đối với những mẫu xung trong Hình 2.17 nào mà nằm ở giữa thì sau khối so sánh sẽ được lấy đảo để thu được mẫu xung mong muốn. Bảng 2.9. Bảng tính toán hệ số điều chế cấp cho các van Tam giác Uc1>Uc2 (m=1) Uc2>Uc1 (m=0) 1 da1=d3/2 da2=0 da1=0 da2=d1+d2+d3/2 db1=d1+d3/2 db2=0 db1=0 db2=d1+d3/2 dc1=d1+d2+d3/2 dc2=0 dc1=0 dc2=d3/2 2 da1=d1/2+d2+d 3 da2=0 da1= d3/2 da2=0 db1= 0 db2=d1+d3/ 2 db1=0 db2=d1+d3/2 dc1= 0 dc2= d3/2 dc1=0 dc2=d1+d2+d3/2 3 da1=d1+d2+d3/ 2 da2=0 da1=d1+d3/2 da2=0 db1= d3/2 db2=0 db1=0 db2=d3/2 dc1=0 dc2=d1+d3/2 dc1= 0 dc2=d1+d2+d3/2 4 da1=d1+d2+d3/ 2 da2=0 da1= d3/2 da2= 0 db1=d1+d3/2 db2=0 db1=d1+d3/2 db2=0 dc1=0 dc2= d3/2 dc1=0 dc2=d1+d2+d3/3 2.4.2. Phương pháp điều chế SVM 6- Đoạn a. Khái niệm Phương pháp điều chế SVM 6- Đoạn [37] là phương pháp điều chế trong mỗi chu kì điều chế, duy nhất chỉ có hai van phải chuyển trạng thái. Phương pháp này sẽ được thực hiện theo nguyên tắc: trong trường hợp điện áp 𝑈௖ଵ > 𝑈௖ଶ (𝑚 = 1) ta sẽ chỉ chọn các trạng thái (POO), (PPO), (OPO), (OPP), (OOP), (POP). Ngược lại, trong trường hợp điện áp 𝑈௖ଵ < 𝑈௖ଶ (𝑚 = 0), ta sẽ chỉ chọn các trạng thái (ONN), (OON), (NON), (NOO), (NNO), (ONO) của các véctơ điện áp nhỏ. b. Ưu và nhược điểm của phương pháp Do trong mỗi chu kì điều chế chỉ có hai van phải chuyển trạng thái nên tổn thất trên van sẽ tự động giảm xuống chỉ còn tầm 2/3 giá trị tổn thất ban đầu. Ngoài ra, việc 35 sử dụng hai trạng thái riêng biệt của các véctơ nhỏ trong hai trường hợp 𝑈௖ଵ > 𝑈௖ଶ (𝑚 = 1) và 𝑈௖ଵ < 𝑈௖ଶ (𝑚 = 0) sẽ giúp cân bằng điện áp trên 2 tụ DC tốt hơn, tuy nhiên cũng sẽ làm tăng sóng hài của điện áp đầu ra. c. Quá trình thực hiện Phương pháp điều chế SVM 6-Đoạn vẫn sẽ tổng hợp véctơ điện áp ra theo phương pháp véctơ gần nhất. Trong phương pháp này trạng thái của các véctơ sẽ được sắp xếp sao cho mẫu xung cấp cho các van SA1, SB1, SC1 đều nằm ở giữa, còn mẫu xung cấp cho các van SA2, SB2, SC2 sẽ nằm ở hai bên. Ta quy ước nguyên tắc so sánh như sau: đối với các van SA1, SB1, SC1 ta sẽ áp dụng nguyên tắc so sánh 𝑥𝑢𝑛𝑔 𝑡𝑎𝑚 𝑔𝑖á𝑐 > 𝑑ଵ, 𝑑ଶ, 𝑑ଷ, đối với các van SA2, SB2, SC2 sẽ áp dụng nguyên tắc 𝑥𝑢𝑛𝑔 𝑡𝑎𝑚 𝑔𝑖á𝑐 < 𝑑ଵ, 𝑑ଶ, 𝑑ଷ. Xét ví dụ véctơ điện áp ra nằm trong tam giác 2, Sector I, do trong trường hợp điện áp 𝑈௖ଵ > 𝑈௖ଶ ta sẽ chỉ chọn các trạng thái (POO), (PPO), (OPO), (OPP), (OOP), (POP), ngược lại, trong trường hợp điện áp 𝑈௖ଵ < 𝑈௖ଶ, ta sẽ chỉ chọn các trạng thái (ONN), (OON), (NON), (NOO), (NNO), (ONO), nên ta sẽ có mẫu xung như Hình 2.18 dưới đây. Hình 2.21. Phương pháp điều chế SVM 6- Đoạn ứng với tam giác 2, Sector I Từ Hình 2.18 xác định hệ số điều chế cho 3 van SA1, SB2, SC2 như sau: 𝑑𝑎1 = 0 𝑑𝑎1 = 1 − (𝑑ଶ + 𝑑ଷ) 𝑑𝑎2 = 0 𝑑𝑎2 = 0 𝑑𝑏1 = 1 𝑑𝑏1 = 1 𝑑𝑏2 = 𝑑ଷ 𝑑𝑏2 = 𝑑ଵ + 𝑑ଶ 𝑑𝑐1 = 1 𝑑𝑐1 = 1 𝑑𝑐2 = 𝑑ଶ + 𝑑ଷ 𝑑𝑐2 = 1 Chú ý là khi sử dụng nguyên tắc so sánh 𝑥𝑢𝑛𝑔 𝑡𝑎𝑚 𝑔𝑖á𝑐 > 𝑑ଵ, 𝑑ଶ, 𝑑ଷ, nếu muốn van nào dẫn toàn bộ trong một chu kì điều chế thì ta phải đặt hệ số điều chế của van đó bằng 0 vì xung tam giác từ 0 đến 1 lớn hơn 0 nên sẽ cho đầu ra logic bằng 1. Ngược lại, nếu muốn van nào không dẫn trong một chu kì điều chế thì ta phải đặt hệ số điều chế của van đó bằng 1 vì xung tam giác từ 0 đến 1 không thể lớn hơn 1 nên sẽ cho đầu ra logic bằng 0. Còn với nguyên tắc so sánh 𝑥𝑢𝑛𝑔 𝑡𝑎𝑚 𝑔𝑖á𝑐 < 𝑑ଵ, 𝑑ଶ, 𝑑ଷ, nếu van PNN d3/2 SA1 SA2 SB1 Tam giác 2, m = 1 PON d2/2 POO d1/2 POO d1/2 PON d2/2 PNN d3/2 SB2 SC1 SC2 ONN d1/2 SA1 SA2 SB1 Tam giác 2, m = 0 PNN d2/2 PON d3/2 PON d3/2 PNN d2/2 ONN d1/2 SB2 SC1 SC2 36 nào dẫn toàn bộ ta phải đặt hệ số điều chế của van đó bằng 1, nếu van nào không dẫn ta phải đặt hệ số điều chế của van đó bằng 0. Tổng hợp cho toàn bộ Sector I, có bảng đóng cắt các véctơ như sau: Bảng 2.10. Thứ tự đóng cắt các véc tơ trong Sector I Từ đây ta xác định được dạng xung cấp cho các van tương ứng: OOO d1/2 SA1 SA2 SB1 Tam giác 1, m = 1 POO d2/2 PPO d3/2 PPO d3/2 POO d2/2 OOO d1/2 SB2 SC1 SC2 NNN d1/2 SA1 SA2 SB1 Tam giác 1, m = 0 ONN d2/2 OON d3/2 OON d3/2 ONN d2/2 NNN d1/2 SB2 SC1 SC2 Sector Tam giác Trạng thái Trạng thái trên tụ 1 1 (OOO)-(POO)-(PPO)-(PPO)-(POO)- (OOO) 𝑈஼ଵ > 𝑈஼ଶ (NNN)-(ONN)-(OON)-(OON)-(ONN)- (NNN) 𝑈஼ଵ < 𝑈஼ଶ 2 (PNN)-(PON)-(POO)-(POO)-(PON)- (PNN) 𝑈஼ଵ > 𝑈஼ଶ (ONN)-(PNN)-(PON)-(PON)-(PNN)- (ONN) 𝑈஼ଵ < 𝑈஼ଶ 3 (PON)-(POO)-(PPO)-(PPO)-(POO)- (PON) 𝑈஼ଵ > 𝑈஼ଶ (ONN)-(OON)-(PON)-(PON)-(OON)- (ONN) 𝑈஼ଵ < 𝑈஼ଶ 4 (PON)-(PPN)-(PPO)-(PPO)-(PPN)-(PON) 𝑈஼ଵ > 𝑈஼ଶ (OON)-(PON)-(PPN)-(PPN)-(PON)- (OON) 𝑈஼ଵ < 𝑈஼ଶ 37 Hình 2.22. Mẫu xung cấp cho van Từ Hình 2.18, ta xác định được hệ số điều chế cho từng van như bảng dưới đây: PNN d3/2 SA1 SA2 SB1 Tam giác 2, m = 1 PON d2/2 POO d1/2 POO d1/2 PON d2/2 PNN d3/2 SB2 SC1 SC2 ONN d1/2 SA1 SA2 SB1 Tam giác 2, m = 0 PNN d2/2 PON d3/2 PON d3/2 PNN d2/2 ONN d1/2 SB2 SC1 SC2 PON d3/2 SA1 SA2 SB1 Tam giác 3, m = 1 POO d2/2 PPO d1/2 PPO d1/2 POO d2/2 PON d3/2 SB2 SC1 SC2 ONN d1/2 SA1 SA2 SB1 Tam giác 3, m = 0 OON d2/2 PON d3/2 PON d3/2 OON d2/2 ONN d1/2 SB2 SC1 SC2 PON d3/2 SA1 SA2 SB1 Tam giác 4, m = 1 PPN d2/2 PPO d1/2 PPO d1/2 PPN d2/2 PON d3/2 SB2 SC1 SC2 OON d1/2 SA1 SA2 SB1 Tam giác 4, m = 0 PON d2/2 PPN d3/2 PPN d3/2 PON d2/2 OON d1/2 SB2 SC1 SC2 38 Bảng 2.11 Tính toán hệ số điều chế cấp cho các van Tam giác Uc1>Uc2 (m=1) Uc2>Uc1 (m=0) 1 da1=1-d2-d3 da2=0 da1=1 da2=d1 db1=1-d3 db2=0 db1=1 db2=d1+d2 dc1=1 dc2=0 dc1=1 dc2=1 2 da1=0 da2=0 da1=1-d2-d3 da2=0 db1=1 db2=d3 db1=1 db2=d1+d2 dc1=1 dc2=d2+d3 dc1=1 dc2=1 3 da1=0 da2=0 da1=1-d3 da2=0 db1=1-d1 db2=0 db1=1 db2=d1 dc1=1 dc2=d3 dc1=1 dc2=1 4 da1=0 da2=0 da1=1-d2-d3 da2=0 db1=1-d1-d2 db2=0 db1=1-d3 db2=0 dc1=1 dc2=d2+d3 dc1=1 dc2=1 2.4.3. Mô phỏng hai phương pháp điều chế SVM 8-Đoạn và SVM 6-Đoạn Kịch bản mô phỏng: Chế độ nối lưới ba pha lý tưởng  Thời gian ngắt R_start là 0,05s  Thời gian phát xung là 0,08s  Thời gian khởi động nguồn dòng là 0,15s Bảng 2.12. Thông số mô phỏng Tên thông số Giá trị Công suất 15kW Điện áp DC 700V Điện áp AC 380V/50Hz Tần số đóng cắt 10kHz Lọc LCL 0,68mH/16,31μF/0,141mH Tụ điện phía DC 470μF Tụ điện CPE/Co 1nF/1nF 39 O U TP U T CU R RE N T (A ) TIME (s) a, Phương pháp điều chế SVM 8-Đoạn O UT PU T CU RR EN T (A ) TIME (s) b, Phương pháp điều chế SVM 6-Đoạn Hình 2.23. Đồ thị và THD dòng điện đầu ra sau lọc 40 CO M M O N -M O D E VO LT AG E (V ) TIME (s) a, Phương pháp điều chế SVM 8-Đoạn CO M M O N -M O D E V OL TA G E (V ) TIME (s) b, Phương pháp điều chế SVM 6-Đoạn Hình 2.24. Đồ thị điện áp common-mode LE AK AG E CU RR EN T (A ) TIME (s) a, Phương pháp điều chế SVM 8-Đoạn LE AK AG E CU RR EN T (A ) TIME (s) b, Phương pháp điều chế SVM 6-Đoạn Hình 2.25. Đồ thị dòng rò 41 VO LT AG E (V ) TIME (s) a, Phương pháp điều chế SVM 8-Đoạn VO LT AG E (V ) TIME (s) b, Phương pháp điều chế SVM 6-Đoạn Hình 2.26. Đồ thị điện áp trên 2 tụ DC Nhận xét: + Kết quả mô phỏng theo phương pháp điều chế SVM 8-Đoạn cho thấy dòng điện đầu ra sau lọc của bộ nghịch lưu hình T sử dụng RB-IGBT có dạng hình sin 3 pha đối xứng, phổ THD trung bình của dòng điện đầu ra là 1,99% (< 5% theo tiêu chuẩn IEEE 519-2014), điện áp common-mode có 5 mức là 0, ±VDC/6, ±VDC/3; với việc lấy tần số cơ bản là 50 Hz, giá trị hiệu dụng của dòng rò đo được là 188,1mA, dòng rò đỉnh là 0,69A (>> 30 mA theo tiêu chuẩn VDE 0126-01-01), điện áp trên 2 tụ DC cân bằng quanh điểm 350V và có độ lệch điện áp trên 2 tụ DC lớn nhất ∆𝑈௖௠௔௫ = 18𝑉 (≈ 2,4%). + Kết quả mô phỏng theo phương pháp điều chế SVM 6-Đoạn cho thấy dòng điện đầu ra sau lọc của bộ nghịch lưu hình T sử dụng RB-IGBT có dạng hình sin 3 pha đối xứng, phổ THD trung bình của dòng điện đầu ra là 3,18% (< 5% theo tiêu chuẩn IEEE 519-2014), điện áp common-mode có 5 mức là 0, ±VDC/6, ±VDC/3; với việc lấy tần số cơ bản là 50 Hz, giá trị hiệu dụng của dòng rò đo được là 191mA, dòng rò đỉnh là 0,71A (>> 30 mA theo tiêu chuẩn VDE 0126-01-01), điện áp trên 2 tụ DC cân bằng quanh điểm 350V và có độ lệch điện áp trên 2 tụ DC lớn nhất ∆𝑈௖௠௔௫ = 9𝑉 (≈ 1,2%). 42 Tổng kết: Tiêu chí Phương pháp điều chế sinPWM Phương pháp điều chế SVM 8- Đoạn Phương pháp điều chế SVM 6- Đoạn Mức CMV 0, ±VDC/6, ±VDC/3 0, ±VDC/6, ±VDC/3 0, ±VDC/6, ±VDC/3 Dòng rò lớn nhất 0,64A 0.69A 0.71A Dòng rò hiệu dụng 178,2mA 188,10mA 191,00mA THD dòng điện(%) 3,76% 1,99% 3,18% Độ lệch điện áp trên 2 tụ DC lớn nhất (Δ𝑈஼௠௔௫) 19V (≈ 2,71%) 18V (≈ 2,4%) 9V (≈ 1,2%) Nhận xét: + Trong 3 phương pháp điều chế được phân tích ở trên, phương pháp điều chế SVM 8-Đoạn cho THD của dòng điện đầu ra là thấp nhất (1,99%); còn phương pháp điều chế SVM 6-Đoạn lại có khả năng cân bằng điện áp trên các tụ DC là tốt nhất với Δ𝑈஼௠௔௫ = 9 𝑉. + Tuy nhiên cả 3 phương pháp điều chế trên đều không có khả năng giảm được điện áp common-mode. Vì vậy, tác giả nhận thấy cần thiết phải đưa ra 1 phương pháp điều chế vừa cân bằng được điện áp trên các tụ DC và vừa giảm được điện áp common-mode. 2.5. Phương pháp điều chế FSVM đề xuất áp dụng cho nghịch lưu ba pha hình T Để khắc phục những hạn chế của các phương pháp điều chế PWM, SVM 6-Đoạn hoặc SVM 8-Đoạn trong việc giảm điện áp common-mode (CMV) và cân bằng điện áp trên các tụ DC, luận án đề xuất áp dụng phương pháp FSVM [57] với khả năng giữ điện áp CMV bằng hằng số và nhỏ hơn hoặc bằng VDC/6 trong cả một chu kỳ điều chế. Ngoài việc lựa chọn các véctơ điều chế giúp giảm CMV, đối với nghịch lưu 3 pha hình T ta cần phải quan tâm đến vấn đề cân bằng điện áp trên tụ điện. Phương pháp FSVM sử dụng kết hợp ba chế độ điều chế ZSVM, PSVM, NSVM có giá trị CMV không đổi lần lượt là 0 và ±VDC/6. Để giảm điện áp common-mode, chế độ điều chế ZSVM áp dụng véctơ trung bình và véctơ không OOO để tổng hợp điện áp tham chiếu để giữ cho CMV bằng không trong mỗi chu kì chuyển mạch. Chế độ điều chế PSVM áp dụng véctơ lớn và nhỏ với CMV là + VDC/6 để tổng hợp điện áp tham chiếu Vref và giữ giá trị CMV luôn bằng + VDC/6 trong mỗi chu kỳ chuyển mạch. Còn chế độ điều chế NSVM áp dụng các véctơ lớn và nhỏ với CMV là - VDC/6 để tổng hợp điện áp tham chiếu Vref và giữ giá trị CMV luôn bằng - VDC/6 trong mỗi chu kì chuyển mạch. 43 Từ Bảng 2.3 là bảng xây dựng không gian véctơ của phương pháp SVM, ta sẽ có bảng tổng kết các mức điện áp common-mode ứng với các véctơ như ở Bảng 2.13. Bảng 2.13. Các mức điện áp common-mode trong bộ 3 pha hình T Véctơ điện áp VCM Véctơ lớn [NPN], [NNP], [PNN] -VDC /6 [NPP], [PNP], [PPN] VDC /6 Véctơ trung bình [NOP], [PNO], [PON], [OPN], [ONP], [NPO] 0 Véctơ nhỏ P-type [POP], [OPP], [PPO] VDC /3 [OPO], [OOP], [POO] VDC /6 N-type [ONO], [OON], [NOO] -VDC /6 [NON], [ONN], [NNO] -VDC /3 Véctơ không [PPP] VDC /2 [OOO] 0 [NNN] -VDC /2 . Trạng thái trong không gian véctơ và trình tự chuyển mạch các chế độ ZSVM, PSVM, NSVM của phương pháp điều chế FSVM được thể hiện như ở Hình 2.27: Hình 2.27. Trạng thái trong không gian véc tơ và trình tự chuyển mạch của (a) ZSVM, (b) PSVM và (c) NSVM OPN PONNPO PNONOP ONP Vref OOO PON OOO OPN OOO PON d2/2 d2/2d3 d1/2d1/2 SA1 SA2 SC2 VrefVref NNP NPN PNN OON NOO ONO PPN PNP NPP POO OPO OOP (a) (b) (c) SA1 SB1 SC2 PPN OPO POO OPO PPN d1/2 d1/2d2 d3/2d3/2 SA1 SB2 SC2 OON ONO PNN ONO OON d3/2 d3/2d1 d2/2d2/2 SB1 SB2 SC1 SA2 SB2 SC1 SA2 SB1 SB1 44 2.5.1. Lựa chọn Section chứa véctơ điện áp Dựa vào góc quay Ѳ (theta) của Vref trên hệ trục toạ độ quay Odq có thể xác định được vị trí của Vref như sau: - Chế độ điều chế ZSVM: Bảng 2.14. Véctơ biên chuẩn trong từng Section của chế độ ZSVM Ѳ -1< sin(Ѳ)< -1/2 -1/2 < sin(Ѳ) <1/2 1/2 < sin(Ѳ) <1 0 < cos(Ѳ) cos(Ѳ) < 0 0 < cos(Ѳ) cos(Ѳ) < 0 0< cos(Ѳ) cos(Ѳ) < 0 Section V IV VI III I II Véctơ biên V1: OOO V2: OPN V3: PNO V1: OOO V2: NOP V3: ONP V1: OOO V2: PNO V3: PON V1: OOO V2: NPO V3: NOP V1: OOO V2: PON V3: OPN V1: OOO V2: OPN V3: NPO - Chế độ điều chế PSVM: Bảng 2.15. Véctơ biên chuẩn trong từng Section của chế độ PSVM Ѳ -1/2 < cos(Ѳ) cos(Ѳ) < -1/2 0 < sin(Ѳ) sin(Ѳ) < 0 II Section I III Véctơ biên V1: PPN V2: POO V3: OPO V1: PNP V2: OOP V3: POO V1: NPP V2: OPO V3: OOP 45 - Chế độ điều chế NSVM: Bảng 2.16. Véctơ biên chuẩn trong từng Section của chế độ NSVM Ѳ cos(Ѳ) < 1/2 1/2 < cos(Ѳ) 0 < sin(Ѳ) sin(Ѳ) < 0 I Section II III Véctơ biên V1: NPN V2: OON V3: NOO V1: NNP V2: NOO V3: ONO V1: PNN V2: ONO V3: OON 2.5.2. Tính toán hệ số điều chế của các véctơ biên chuẩn Véctơ điện áp sẽ được tổng hợp từ 3 véctơ chứa trong Section đã được xác định ở bước 1. Do vậy có thể sử dụng phương trình (2.16) để tính toán hệ số điều chế của các véctơ biên chuẩn: 𝑉௥௘௙ሬሬሬሬሬሬሬ⃗ = 𝑑ଵ. 𝑉ଵሬሬሬ⃗ + 𝑑ଶ. 𝑉ଶሬሬሬ⃗ + 𝑑ଷ. 𝑉ଷሬሬሬ⃗ (2.16) Trong đó: 𝑑ଵ, 𝑑ଶ, 𝑑ଷ là hệ số điều chế của các véctơ biên chuẩn 𝑉ଵሬሬሬ⃗ , 𝑉ଶሬሬሬ⃗ , 𝑉ଷሬሬሬ⃗ là các véctơ biên chuẩn trong từng Section Chiếu phương trình (2.16) lên các trục tọa độ và kết hợp với phương trình (2.17), có thể viết lại phương trình trên dưới dạng ma trận như sau: 𝑑ଵ + 𝑑ଶ + 𝑑ଷ = 1 (2.17) 1 2 3 1 1 2 3 2 31 1 1 1 ref ref V V V d V V V V d V d                                     (2.18) Từ đây có thể dễ dàng xác định được hệ số điều chế của các véctơ biên chuẩn dùng phương trình (2.19) 1 1 1 2 3 2 1 2 3 3 .cos .sin 1 1 1 1 d V V V m d V V V m d                                     (2.19) với 2 ref DC V m V  Ma trận 3x3 sử dụng trong phương trình (2.19) khác nhau với các Section khác nhau và được tính toán chi tiết qua Bảng 2.17. 46 Bảng 2.17. Ma trận 3x3 trong từng Section của các chế độ điều chế Chế độ Section I II III ZSVM Ma trận 3x3 1 3 1 2 2 1 0 0 1 3 0 2 2                  1 3 1 2 2 1 3 0 2 2 1 0 0                     1 0 1 1 3 0 2 2 1 3 0 2 2                   Section IV V VI Ma trận 3x3 1 3 1 2 2 1 0 0 1 3 0 2 2                1 3 1 2 2 1 3 0 2 2 1 0 0                     1 0 1 1 3 0 2 2 1 3 0 2 2                  PSVM Section I II III Ma trận 3x3 1 3 1 2 2 3 1 3 2 2 2 3 21 0 3                   11 0 3 1 3 2 2 2 3 1 3 2 2 2 3                 1 3 1 2 2 3 21 0 3 1 3 2 2 2 3                  NSVM Section I II III Ma trận 3x3 11 0 3 1 3 2 2 2 3 1 3 2 2 2 3                   1 3 1 2 2 3 2 1 0 3 1 3 2 2 2 3                     1 3 1 2 2 3 1 3 2 2 2 3 21 0 3                      2.5.3. Tính toán thời gian đóng cắt các nhánh van Phương pháp FSVM có 3 chế độ điều chế tương ứng với 3 trình tự chuyển mạch khác nhau: - Chế độ điều chế ZSVM: Sử dụng các mẫu xung được xây dựng dựa trên quy luật chuyển mạch 𝑉ଶ  𝑉ଵ  𝑉ଷ  𝑉ଵ  𝑉ଶ , có thể xác định được hệ số điều chế cho các nhánh van. 47 PON OOO OPN OOO PON d2/2 d2/2d3 d1/2d1/2 Sa1 Sb1 Sc3 ONP OOO NOP OOO OPN d2/2 d2/2d3 d1/2d1/2 Sa2 Sb1 Sc2 NPO OOO NOP OOO NPO d2/2 d2/2d3 d1/2d1/2 Sa2 Sb1 Sc1 NOP OOO ONP OOO NOP d2/2 d2/2d3 d1/2d1/2 Sa2 Sb2 Sc1 ONP OOO PNO OOO ONP d2/2 d2/2d3 d1/2d1/2 Sa1 Sb1 Sc2 PNO OOO PON OOO PNO d2/2 d2/2d3 d1/2d1/2 Sa1 Sb2 Sc2 Hình 2.28. Mẫu xung chuyển mạch cho từng Section trong chế độ ZSVM Thời gian đóng cắt cho từng nhánh van có thể được xác định sử dụng thời gian sử dụng véctơ biên và mẫu xung tương ứng. Lưu ý rằng ở đây chúng ta chỉ xác định hệ số điều chế của các nhánh van có mẫu xung đối xứng nhau hoặc nằm ở giữa. Đối với nhánh van có mẫu xung không đối xứng, ta sẽ phải sử dụng các cổng logic để xác định xung điều khiển, với chế độ ZSVM là cổng logic XOR. Bảng 2.19 thể hiện giá trị chân lý của cổng logic XOR trong các trường hợp, từ đây ta cũng thấy rõ tại sao phải sử dụng cổng XOR để xác định xung điều khiển cho nhánh van không đối xứng. Bảng 2.18. Hệ số điều chế cho các nhánh van cho chế độ ZSVM Section I II Hệ số điều chế a1 2 b1 3 c1 d = d d =d d =0     a2 b2 c2 d = 0 d = 0 d =XOR     a1 b1 c1 d = 0 d =XOR d =0     a2 3 b2 c2 2 d = d d = 0 d =d     Section III IV Hệ số điều chế a1 b1 2 c1 3 d = 0 d =d d =d     a2 b2 c2 d =XOR d = 0 d = 0     a1 b1 c1 d = 0 d = 0 d =XOR     a2 2 b2 3 c2 d = d d = d d = 0     Section V VI Hệ số điều chế a1 3 b1 c1 2 d = d d = 0 d =d     a2 b2 c2 d = 0 d =XOR d = 0     a1 b1 c1 d =XOR d = 0 d = 0     a2 b2 2 c2 3 d = 0 d = d d = d     48 Bảng 2.19. Bảng trị chân lý của cổng logic XOR A B XOR 0 0 0 0 1 1 1 0 1 1 1 0 - Chế độ điều chế PSVM: Sử dụng các mẫu xung được xây dựng dựa trên quy luật chuyển mạch 𝑉ଵ  𝑉ଷ  𝑉ଶ  𝑉ଷ  𝑉ଵ , có thể xác định được hệ số điều chế cho các nhánh van. PPN OOO POO OOO PPN d1/2 d1/2d2 d3/2d3/2 Sa2 Sb1 Sc1 NPP OOO OPO OOO NPP d1/2 d1/2d2 d3/2d3/2 Sa1 Sb2 Sc1 PNP OOO OOP OOO PNP d1/2 d1/2d2 d3/2d3/2 Hình 2.29. Mẫu xung chuyển mạch cho từng Section trong chế độ PSVM Thời gian đóng cắt cho từng nhánh van có thể được xác định sử dụng thời gian sử dụng véctơ biên và mẫu xung tương ứng. Lưu ý rằng ở đây chúng ta chỉ xác định hệ số điều chế của các nhánh van có mẫu xung đối xứng nhau hoặc nằm ở giữa. Đối với nhánh van có mẫu xung không đối xứng, ta sẽ phải sử dụng các cổng logic để xác định xung điều khiển, với chế độ PSVM là cổng logic XNOR. Section V VI Hệ số điều chế a1 3 b1 c1 2 d = d d = 0 d =d     a2 b2 c2 d = 0 d =XOR d = 0     a1 b1 c1 d =XOR d = 0 d = 0     a2 b2 2 c2 3 d = 0 d = d d = d     Bảng 2.21. thể hiện giá trị chân lý của cổng logic XNOR trong các trường hợp, từ đây ta cũng thấy rõ tại sao phải sử dụng cổng XNOR để xác định xung điều khiển cho nhánh van không đối xứng. 49 Bảng 2.20. Hệ số điều chế cho các nhánh van cho chế độ PSVM Section I II Hệ số điều chế a1 b1 1 3 c1 d =XNOR d =d +d d =0     a2 b2 c2 1 d = 0 d = 0 d =d     a1 b1 c1 1 3 d = 0 d =XNOR d =d d      a2 1 b2 c2 d = d d = 0 d =0     Section III Hệ số điều chế a1 1 3 b1 c1 d =d d =0 d =XNOR d    a2 b2 1 c2 d =0 d = d d = 0     Bảng 2.21. Bảng trị chân lý của cổng logic XNOR A B XNOR 0 0 1 0 1 0 1 0 0 1 1 1 - Chế độ điều chế NSVM: Sử dụng các mẫu xung được xây dựng dựa trên quy luật chuyển mạch 𝑉ଷ  𝑉ଶ  𝑉ଵ  𝑉ଶ  𝑉ଷ , có thể xác định được hệ số điều chế cho các nhánh van. Sa1 Sb2 Sc2 OON OOO PNN OOO OON d1/2 d1/2d2 d3/2d3/2 Sa2 Sb1 Sc2 NOO OOO NPN OOO NOO d1/2 d1/2d2 d3/2d3/2 Sa2 Sb2 Sc1 ONO OOO NNP OOO ONO d1/2 d1/2d2 d3/2d3/2 Hình 2.30. Mẫu xung chuyển mạch cho từng Section trong chế độ NSVM Thời gian đóng cắt cho từng nhánh van có thể được xác định sử dụng thời gian sử dụng véctơ biên và mẫu xung tương ứng. Lưu ý rằng ở đây chúng ta chỉ xác định hệ số điều chế của các nhánh van có mẫu xung đối xứng nhau hoặc nằm ở giữa. Đối với nhánh van có mẫu xung không đối xứng, ta sẽ phải sử dụng các cổng logic để xác định 50 xung điều khiển, với chế độ NSVM là cổng logic XNOR. Bảng 2.2 thể hiện giá trị chân lý của cổng logic XNOR trong các trường hợp, từ đây ta cũng thấy rõ tại sao phải sử dụng cổng XNOR để xác định xung điều khiển cho nhánh van không đối xứng. Bảng 2.22. Hệ số điều chế cho các nhánh van cho chế độ NSVM Section I II Hệ số điều chế a1 1 b1 c1 d =d d =0 d =0     a2 b2 1 2 c2 d = 0 d = d d =XNOR d     a1 b1 1 c1 d = 0 d =d d =0     a2 b2 c2 1 2 d = XNOR d = 0 d =d d      Section III Hệ số điều

Các file đính kèm theo tài liệu này:

  • pdfluan_an_nghien_cuu_nang_cao_chat_luong_dieu_khien_cho_nghich.pdf
  • pdf2-INFORMATION ON NEW CONCLUSIONS OF DOCTORAL DISSERTATION.pdf
  • pdf2-THÔNG TIN TÓM TẮT VỀ NHỮNG KẾT LUẬN MỚI CỦA LATS.pdf
  • pdf03-Bản-trích-yếu-luận-án.pdf
  • pdf4-Luận án tóm tắt.pdf
Tài liệu liên quan