Luận văn Điện năng kế điện tử giao tiếp máy tính

ộ nhớ chỉ lập trình được một lần duy nhất, ROM được dùng trong các thiết kế cần tỉ lệ đọc dữ liệu rất cao. Một điểm cần lưu ý là thông tin đã lưu trữ trong ROM không bị mất ngay cả khi không cấp nguồn nuôi cho nó. Static Memory: Là bộ nhớ tĩnh theo nghĩa dữ liệu khi đã ghi vào thì không cần phải nạp lại, nhưng dữ liệu sẽ bị mất đi khi không còn cấp điện cho nó. Dynamic Memory: Là bộ nhớ động theo nghĩa dữ liệu khi đã nạp vào còn cần thiết phải thường xuyên nạp lại, nếu không chúng sẽ không giữ được giá trị như cũ. Tức là dữ liệu có thể bị mất ngay cả khi còn cấp điện cho nó. Công việc nạp lại dữ liệu được gọi là quá trình làm tươi bộ nhớ (Refresh). Data bus : Là một nhóm các đường truyền dùng để tải dữ liệu từ bộ nhớ ra ngoài và ngược lại. Do vậy, data bus có thể truyền theo hai chiều. Address bus : Là nhóm đường truyền dùng để tải các bit địa chỉ từ bộ xử lí trung tâm đến bộ nhớ nhằm xác định ô nhớ nào được truy xuất. Address chỉ có một chiều duy nhất. 3/ Hoạt Động Tổng Quát Của Bộ Nhớ: Mỗi hệ thống nhớ đòi hỏi một số các đường tín hiệu vào ra nhằm thực thi các chức năng sau: Xác định địa chỉ của ô nhớ cần truy xuất trong hoạt động đọc/ghi. Nhận tín hiệu điều khiển để thực thi hoạt động đọc hoặc ghi. Khi thực hiện hoạt động đọc, nó sẽ nhận dữ liệu để lưu trữ vào ô nhớ. Khi thực hiện hoạt động ghi, nó sẽ gởi dữ liệu ra bộ nhớ. Cho phép (hoặc ngăn cấm) việc truy xuất bộ nhớ. Tham khảo một bộ nhớ có 32 từ nhớ 4 bits (dung lượng = 32 X 4 bits). Do độ rộng của từ dữ liệu = 4 bits, nên có 4 đường dữ liệu vào là : I0, I1, I2, I3 và 4 đường dữ liệu ra : O0, O1, O2, O3. Khi thực hiện ghi dữ liệu thì từ dữ liệu 4 bits cần ghi sẽ được áp vào các ngõ vào I0, I1, I2, I3. Khi muốn đọc dữ liệu ra từ bộ nhớ, từ dữ liệu sẽ xuất hiện tại các ngõ ra O0, O1, O2, O3. Do bộ nhớ chứa 32 từ nhớ nên phải có 32 vị trí lưu trữ khác nhau được phân biệt thông qua 32 địa chỉ nhị phân. Muốn vậy, phải cần 5 bits địa chỉ để có 32 trạng thái khác nhau tương ứng với 32 địa chỉ ô nhớ. Ngõ vào R/W\: Dùng để xác định chế độ hoạt động của bộ nhớ là chế độ đọc hay ghi dữ liệu. Một số bộ nhớ sử dụng hai ngõ vào riêng biệt, một cho hoạt động đọc và một cho hoạt động ghi. Nếu tích hợp chung lại thành một đường R/W\ thì quá trình đọc dữ liệu xảy ra khi R/W\ = 1, và quá trình ghi dữ liệu xảy ra khi R/W\ = 0. Ngõ vào cho phép (Memory Enable) : khi một hệ thống có sử dụng nhiều bộ nhớ thì cần thiết phải phân biệt bộ nhớ nào sẽ được truy xuất tại từng thời điểm, việc này có thể thực hiện được bằng cách sử dụng ngõ vào cho phép (CS\) để cho phép bộ nhớ nào được truy xuất tại thời điểm hiện tại đồng thời ngăn cấm tất cả các bộ nhớ còn lại. 4/ Sự Kết Nối Giữa Vi Xử Lí (mP) Với Bộ Nhớ: Một vi xử lí đơn độc thì không thể thực hiện được chức năng điều khiển mà nhất thiết phải cần đến các thiết bị ngoại vi hỗ trợ cho nó. Vi xử lí thực hiện việc kết nối với bộ nhớ như thế nào để có thể truy xuất bộ nhớ để lấy mã lệnh và ghi dữ liệu. Vi xử lí kết nối với bộ nhớ thông qua 3 bus sau: Bus địa chỉ (Address bus) Bus dữ liệu (Data bus) Bus điều khiển (Control bus). Thông qua 3 bus này vi xử lí có thể thực hiện việc truy xuất đến bất cứ ô nhớ cần thiết nào trong toàn hệ thống nhớ. Sơ đồ kết nối: Hoạt động ghi dữ liệu: mP đặt địa chỉ của ô nhớ cần lưu dữ liệu lên address bus. mP đặt dữ liệu cần lưu trữ lên data bus. mP kích thích tín hiệu điều khiển thích hợp trong bus điều khiển để ghi dữ liệu. Dữ liệu trên bus sẽ truyền vào ô nhớ đã được lựa chọn. Hoạt động ghi dữ liệu: mP đặt địa chỉ của ô nhớ cần đọc dữ liệu lên address bus. mP kích thích tín hiệu điều khiển thích hợp trong bus điều khiển để yêu cầu bộ nhớ xuất dữ liệu ra data bus. IC nhớ sẽ giải mã địa chỉ này để xác định xem ô nhớ nào được lựa chọn cho hoạt động đọc dữ liệu. IC nhớ đặt dữ liệu của ô nhớ đã chọn lên data bus để truyền về mP. Read-Only Memory (ROM) : Bộ nhớ chỉ đọc Loại bộ nhớ này được thiết kế chủ yếu để lưu trữ các dữ liệu cố định. Khi hoạt động bình thường dữ liệu mới không thể ghi vào ROM được nhưng dữ liệu có thể đọc ra từ ROM. Đối với một số ROM, dữ liệu được ghi vào nó ngay trong quá trình sản xuất. Việc nạp dữ liệu vào cho ROM được gọi là lập trình cho ROM. Một số ROM không cho phép việc thay đổi dữ liệu sau khi đã được lập trình (chỉ lập trình một lần duy nhất). Các ROM sau này được cải tiến để cho phép việc xóa dữ liệu và lập trình lại. Chức năng của ROM: ROM chủ yếu được dùng để lưu trữ các thông tin trong suốt quá trình hoạt động của hệ thống. Phần lớn ROM được dùng để lưu trữ chương trình trong máy tính. Vì ROM không làm mất dữ liệu ngay cả khi bị mất điện cho nên chương trình đã nạp vào ROM được bảo toàn. Khi máy tính được cấp điện, nó sẽ lập tức thi hành chương trình trong ROM. Sơ đồ ROM có dung lượng 16 X 8 bits. Ngõ ra dữ liệu của hầu hết các ROM là các ngõ ra 3 trạng thái nhằm cho phép sự kết nối nhiều ROM đến cùng một bus dữ liệu trong trường hợp có sự mở rộng bộ nhớ. Ngõ vào điều khiển CS\ (Chip Select) đôi khi được gọi là: OE\ (Output Enable) hoặc CE\ (Chip Enable) để cho phép hoặc ngăn cấm các ngõ ra. Khi cần đọc dữ liệu từ ROM, chúng ta cần làm hai điều : đặt một địa chỉ thích hợp tại các ngõ vào trên bus địa chỉ, sau đó tác động đến ngõ vào cho phép CS\ để cho phép dữ liệu trong ROM xuât ra ngoài. a/ Cấu trúc của ROM 16 X 8 bits: Cấu trúc bên trong của ROM thì rất phức tạp, và ta cũng không cần thiết phải biết sự chi tiết bên trong. Nhìn chung ROM có cấu trúc gồm 4 phần chính sau: Giải mã hàng (Row-decode). Giải mã cột (Column-decode). Mảng thanh ghi (Register- array). Đệm ngõ ra (Output-buffers). Register-array: Mảng thanh ghi còn gọi là ma trận thanh ghi để lưu trữ dữ liệu đã lập trình trong ROM. Mỗi thanh ghi chứa một số các ô nhớ tương đương với độ dài từ dữ liệu. Trong sơ đồ trên, mỗi thanh ghi chứa 8 bits dữ liệu. Chúng được sắp xếp trong một ma trận vuông, đây cũng là dạng chung cho nhiều chip nhớ bán dẫn khác. Ngõ ra của từ dữ liệu 8 bits được kết nối với bus dữ liệu bên trong. Mỗi thanh ghi có 2 ngõ vào cho phép (E), khi cả hai ngõ vào này cùng lên mức 1 thì sẽ cho phép dữ liệu trong thanh ghi được gởi ra bus dữ liệu. Address-decoders: Mã địa chỉ A3, A2, A1, A0 xác định thanh ghi nào trong ma trận được phép đặt từ dữ liệu 8 bits lên bus dữ liệu. Hai bit A1,A0 được đưa đến bộ giải mã 2 đường sang 4 đường để chọn 1 trong 4 hàng. Tương tự, hai bit A3, A2 dùng để chọn 1 trong 4 cột. Do đó, sẽ chỉ có một thanh ghi duy nhất tại một hàng và một cột được xác định bởi địa chỉ ngõ vào có quyền gởi dữ liệu lên bus. Output-buffers : Dữ liệu trong thanh ghi khi gửi ra sẽ được đưa vào bộ đệm dữ liệu, và chờ đến khi tín hiệu cho phép CS = 1 thì bộ đệm sẽ gởi dữ liệu ra các đường dữ liệu bên ngoài. Nếu CS ở mức 0 thì bộ đệm sẽ ở trạng thái tổng trở cao và các đường dữ liệu được thả nổi. b/ Thời hằng truy xuất ROM : Có một khoảng thời gian trễ từ lúc áp địa chỉ đến các ngõ vào địa chỉ của ROM đến lúc dữ liệu xuất hiện tại các ngõ ra, thời gian này còn gọi là thời gian truy xuất (tACC). Một thông số quan trọng khác là thời gian cho phép ngõ ra xuất dữ liệu (tOE), là thời gian trễ từ khi CS\ tác động cho đến khi dữ liệu có ở các ngõ ra. Thời gian truy xuất đối với ROM loại Bipolar khoảng từ 30 đến 90 ns, đối với NMOS là 35 đến 500 ns. Thời gian cho phép xuất dữ liệu từ 10 đến 20 ns đối với ROM loạị Bipolar và từ 25 đến 100 ns đối với MOS. Giản đồ thời gian của hoạt động đọc ROM. c/ Một số loại bộ nhớ ROM: Mask-Programmed ROM: Là ROM được lập trình ngay trong lúc sản xuất. Đối với loại ROM này ta không thể lập trình lại được. PROM (Programmable ROM): Là ROM có thể được lập trình một lần duy nhất bởi người sử dụng. Cấu tạo: Các tế bào nhớ là diode, transistor lưỡng cực hoặc transistor MOS tùy vào công nghệ chế tạo. Phần tử bán dẫn được nối với cầu chì tích hợp. Khi cầu chì bị đứt thì không thể nối lại được, do vậy mà ta chỉ có thể lập trình cho ROM được một lần. Khi cần đổi bit 1 sang bit 0, người ta dùng một xung điện có biên độ và độ rộng xung thích hợp để làm đứt cầu chì. EPROM (Erasable Programmable ROM): EPROM có thể được lập trình bởi người sử dụng và có thể được xóa và lập trình lại như mong muốn. Khi đã được lập trình, dữ liệu trong EPROM không bị mất đi. Việc lập trình cho EPROM đòi hỏi một điện áp (từ 10 đến 25V) được áp đến ngõ vào thích hợp trên chip trong một khoảng thời gian (thường là 50 ms cho mỗi địa chỉ). Người ta sử dụng một mạch nạp đặc biệt dùng để nạp trình cho EPROM. Công việc nạp trình có thể tốn hết một vài phút. Mỗi ô nhớ lưu trữ trong EPROM là một transistor loại MOSFET với cực cổng là chất silicon không có sự kết nối về điện (cực cổng thả nổi). Ở trạng thái bình thường, mỗi transistor bị tắt và mỗi ô nhớ lưu trữ bit 1. Transistor có thể được bật lên bằng việc áp một xung lập trình điện áp cao, khi đó có một dòng electron được phun vào vùng cực cổng thả nổi. Các electron vẫn tồn tại trong vùng này ngay cả khi đã chấm dứt xung vì không có đường xả điện tích. Điều này khiến cho transistor trữ bit 0 và không bị thay đổi ngay cả khi nguồn đã bị lấy ra khỏi mạch. Trong suốt quá trình nạp trình ta cần sử dụng bus dữ liệu và bus địa chỉ để xác định ô nhớ cần lập trình. Sau khi đã lập trình khi cần xóa nội dung ô nhớ ta sử dụng một nguồn sáng cực tím chiếu vào cửa sổ của EPROM. Thời gian cần thiết cho việc xóa hoàn toàn một chip là khoảng từ 15 đến 30 phút. Nhưng có một điều khó khăn là không thể xóa từng ô nhớ riêng biệt được vì khi chiếu chùm sáng cực tím vào cửa sổ sẽ làm thay đổi tất cả các ô nhớ. Điều này có nghĩa là ta phải lập trình lại từ đầu cho toàn bộ cả EPROM ngay cả khi chỉ có một ô nhớ cần thay đổi. Mode lập trình được sử dụng để nạp dữ liệu mới vào một ô nhớ. Giả sử rằng ta đang có một EPROM đã được xóa hoàn toàn bằng nguồn sáng cực tím. Mode CE\ Vpp/OE\ Outputs READ/VERIFY VIL VIL DATAOUT OUTPUTS DISABLE VIL VIH High Z STANDBY VIH X High Z PROGRAM VIL VPP DATAIN Các bước cần tiến hành khi lập trình cho một EPROM: 1/ Địa chỉ ô nhớ cần lập trình được áp vào các ngõ địa chỉ của EPROM. 2/ Tại cùng một thời điểm, OE\ /Vpp được cấp một xung (21V). 3/ Cũng vào thời điểm đó, dữ liệu cần ghi vào sẽ được áp đến các chân từ D0 đến D7 . Trong chế độ lập trình, chức năng của các chân dữ liệu là các ngõ vào bởi vì điện áp cao trên chân OE\ / Vpp đã cấm bộ đệm dữ liệu ngõ ra của chip nhớ. 4/ Khi các chân ngõ vào địa chỉ và dữ liệu đã ổn định, ta cấp một xung Low vào CE\ trong thời gian khoảng 50 ms. Lúc này các ô nhớ tại địa chỉ đã xác định được set lên 1 hoặc xóa về 0 tương ứng với dữ liệu đã áp vào lúc đầu tại bus dữ liệu. 5/ Khi quá trình lập trình kết thúc, ngõ vào CE\ quay trở lại mức cao. Giới thiệu EPROM 2764 : Sơ đồ chân Sơ đồ logic EEPROM (Electrically Erasable PROM) : Trong quá trình sử dụng EPROM nhận thấy có 2 điểm bất lợi chủ yếu: Thứ nhất : Khi cần lập trình lại, chúng phải được tháo ra khỏi socket để xóa rồi sau đó mới tiến hành lập trình được. Thứ hai : Sự tẩy xóa bộ nhớ không làm mất dữ liệu một cách hoàn toàn, điều này đòi hỏi phải lập trình lại hoàn toàn ngay cả khi chỉ có một từ nhớ cần được thay đổi. EEPROM được lập trình lại bằng điện là sự cải tiến của EPROM, được phát triển khoảng gần năm 1980. EEPROM được thừa hưởng cấu trúc cực cổng thả nổi của EPROM. Ngoài ra, EEPROM có thêm đặc điểm là khả năng xóa bằng điện nhờ trong cấu trúc của nó có thêm một vùng oxide mỏng nằm trên cực máng của ô nhớ MOSFET. Khi áp một điện áp cao (21V) giữa cực cổng và cực máng MOSFET, điện tích có thể được di chuyển đến trên cực cổng thả nổi, nơi mà nó vẫn tồn tại ngay cả khi mất nguồn. Sự đảo ngược cực tính của cùng một điện áp như vậy gây ra sự di chuyển các điện tích đã bị bẫy từ cực cổng thả nổi và làm cho ô nhớ bị xóa đi. Do cơ chế vận chuyển điện tích đòi hỏi dòng điện bé, nên việc lập trình và xóa EEPROM có thể được thực hiện ngay trong mạch (không cần một nguồn sáng cực tím và bộ lập trình EPROM). Tóm lại thuận lợi của EEPROM vượt trội hẳn EPROM là khả năng xóa và lập trình lại bằng điện từng từ nhớ độc lập trong mảng nhớ. Một thuận lợi khác là một EEPROM trọn vẹn có thể được xóa trong khoảng 10 ms (trong mạch) khác với 30 phút cho một EPROM được đặt trong nguồn sáng cực tím. EEPROM còn có thể được lập trình lại một cách nhanh chóng hơn vì nó chỉ cần 10 ms của xung lập trình cho mỗi từ dữ liệu khi so sánh với 50 ms đối với EPROM. Điện áp lập trình cho EEPROM được tạo ra bởi một thiết bị bên ngoài. Điện áp lập trình 21 volt thường được tạo ra từ nguồn cung cấp +5 V nhờ bộ chuyển đổi DC - DC và một mạch điện để điều khiển khoảng thời gian 10 ms cho từng từ nhớ và được thay đổi luân phiên cho hoạt động xóa và lập trình. Năm 1981, Intel giới thiệu EEPROM 2816 có dung lượng 2K X 8, thời gian truy xuất là 250 ns và mang những đặc điểm như đã miêu tả ở trên. Cũng từ đó, việc sử dụng EEPROM trong các thiết kế đã mang lại nhiều thuận lợi. Sau đó, In tel tiếp tục cho ra 2864 là EEPROM 8K X 8 chứa sẵn trên chip một mạch tạo ra điện áp cao dùng cho hoạt động xóa và lập trình, do vậy EEPROM chỉ cần chân cấp nguồn +Vcc. Điều này khiến cho EEPROM giống như một RAM tĩnh. Tất nhiên, nó vẫn lưu trữ được dữ liện ngay cả khi bị mất điện. Nhưng cũng cần chú ý rằng cấu trúc RAM thì đơn giản hơn và thời gian truy xuất cũng nhanh hơn nhiều. Tùy thuộc vào Mode đang được chọn và các chân dữ liệu là ngõ vào hay ngõ ra. Ba chân điều khiển là: OE\ , WE\ , CE\ xác định mode hoạt động nào được sử dụng. CE\: được sử dùng để cho phép hay cấm chip hoạt động. Khi bị ngăn cấm thì chip trong tình trạng chờ và tiêu thụ công suất thấp. OE\ : dùng để cho phép hoặc cấm bộ đệm dữ liệu ngõ ra. Trong suốt hoạt động ghi OE = 1 ngăn cấm bộ đệm dữ liệu ngõ ra giúp cho dữ liệu ngõ vào có thể được đặt vào các chân I/O. WE\ chọn lựa chế độ đọc hoặc ghi dữ liệu. Trong chế độ ghi, WE được cấp xung L dữ liệu sẽ được ghi vào bên trong bộ nhớ. Mạch điện bên trong tự động xóa các ô nhớ tại vùng đã đặt địa chỉ trước khi ghi vào dữ liệu mới. Giới thiệu EEPROM 2864: Sơ đồ chân Sơ đồ logic Mode CE\ OE\ WE\ Outputs READ VIL VIL VIH DATAOUT WRITE VIL VIH VIL DATAIN STANDBY VIH X X High-Z d\ Bộ nhớ truy xuất ngẫu nhiên RAM: RAM được gọi là bộ nhớ truy xuất ngẫu nhiên theo nghĩa tất cả các ô nhớ trong bộ nhớ đều truy xuất dễ dàng như nhau. RAM được dùng trong máy tính để lưu trữ tạm thời chương trình và dữ liệu. Khi máy tính thực thi chương trình sẽ làm cho nội dung của RAM thay đổi liên tục. Điều này đòi hỏi chu kì đọc, ghi của RAM phải nhanh để không làm chậm tốc độ của máy tính. Khuyết điểm của RAM là dữ liệu lưu trữ trong RAM sẽ bị mất đi khi nguồn bị mất, điều này có thể được khắc phục bằng cách sử dụng một nguồn pin để backup RAM. Bộ nhớ RAM được chia thành 2 loại SRAM và RAM: a/ Cấu trúc của SRAM: Tương tự bộ nhớ ROM, bộ nhớ RAM cũng có một số các thanh ghi, mỗi thanh ghi lưu trữ một từ dữ liệu duy nhất và có một địa chỉ duy nhất. Bằng cách kết hợp nhiều chip nhớ chúng ta có thể mở rộng được bộ nhớ và độ dài từ dữ liệu. b/ Hoạt động đọc dữ liệu từ RAM: Mã địa chỉ của ô nhớ cần đọc dữ liệu được đưa đến các ngõ vào địa chỉ của RAM đồng thời ngõ tín hiệu điều khiển R/W\ phải ở mức logic 1 và ngõ vào CS phải ở mức logic cho phép. Khi đó dữ liệu mới xuất hiện ở ngõ ra. Khi R/W\ = 1 sẽ không cho phép bộ đệm dữ liệu ngõ vào do đó dữ liệu ở ngõ vào không ảnh hưởng gì đến ô nhớ đang truy xuất. c/ Hoạt động ghi dữ liệu lên RAM: Để ghi dữ liệu vào thanh ghi đã được chọn bởi các ngõ vào địa chỉ của bộ nhớ RAM đòi hỏi các ngõ vào: R/W\ = 0 và CS ở mức logic cho phép. Tổ hợp 2 mức logic này cho phép đệm ngõ vào và dữ liệu được nạp vào các thanh ghi đã chọn. Tín hiệu R/W\ ở mức logic 0 sẽ không cho phép bộ đệm dữ liệu ngõ ra và làm cho nó ở trạng thái tổng trở cao high-Z trong lúc ghi dữ liệu. Khi dữ liệu được ghi vào ô nhớ thì nó sẽ làm dữ liệu trước đó mất đi. Chip select (CS) : Hầu hết các bộ nhớ đều có 1 hoặc nhiều ngõ vào CS được dùng để cho phép hoặc không cho phép bộ nhớ trong trường hợp kết nối nhiều bộ nhớ. Khi không được cho phép, tất cả các ngõ vào địa chỉ và ngỏ ra dữ liệu đều ở trạng thái tổng trở cao. Data Input và Data Output: Để giảm bớt số chân cho 1 IC nhớ, các nhà sản xuất đã đa hợp các chân dữ liệu ngõ vào và ngõ ra lại với nhau thành một chân có hai chức năng: I/O, chúng có chức năng như hai chân tách rời. Ngõ vào R/W\ sẽ điều khiển các chân I/O. Khi đọc dữ liệu ra, các chân I/O đóng vai trò là các chân xuất dữ liệu. Khi ghi dữ liệu vào, các chân các chân I/O đóng vai trò là các chân nhận dữ liệu. Giới thiệu SRAM 6264: Sơ đồ chân Sơ đồ logic Mode WR\ CS\ CS OE\ Outputs Not select X H X X High-Z Not select X X L X High-Z Output disable H L H H High-Z Read H L H L DOUT Write L L H H DIN DRAM: Dram được chế tạo dùng kĩ thuật MOS, có dung lượng bộ nhớ lớn, công suất tiêu tán bé và tốc độ hoạt động trung bình. Đối với Sram, dữ liệu lưu trữ vào các Flip Flop còn Dram dữ liệu lưu trữ mức 1 và 0 tương đương với quá trình nạp và xả của một tụ điện khoảng vài pF. Do điện áp trên tụ sẽ giảm dần theo thời gian, vì vậy cần thiết phải tiến hành nạp lại cho nó nếu không muốn bị mất dữ liệu, quá trình này gọi là làm tươi bộ nhớ (Refresh). Công việc này chiếm khoảng 2 đến 10 ms cho mỗi ô nhớ, và đây cũng chính là khuyết điểm của Dram so với Sram. C. TRUYỀN DỮ LIỆU Giới thiệu: Không giống với việc truyền thông tin bằng cách phát và thu tín hiệu tương tự như âm thanh và hình ảnh, việc truyền dữ liệu được thực hiện bằng cách phát tuần tự (liên tiếp) các mã nhị phân lên đường truyền. Các mã này được tạo ra, lưu trữ và xử lí bởi các máy tính và các ngoại vi. Đường truyền dùng để truyền dữ liệu là các đường truyền số (digital) nghĩa là tín hiệu chỉ có thể ở một trong hai trạng thái khác biệt được biểu thị bằng mức logic 0 hoặc 1. Trong khi đó tín hiệu tương tự có thể chiếm một trạng thái bất kì trên một dải liên tục. 1/ Cấu trúc một hệ thống thông tin: Tín hiệu điện Đường truyền Nguồn Phát Nhận Cơ cấu tín hiệu tin tin chấp hành Tín hiệu điện Sơ lược các khối trong hệ thống: Nguồn tín hiệu: Là tín hiệu cần truyền đi, có thể là tín hiệu không điện hoặc tín hiệu điện. Do vậy, cần phải có một bộ chuyển đổi các tín hiệu không điện thành tín hiệu điện trước khi đưa lên đường truyền. Thông thường dùng các cảm biến để dò lấy tín hiệu này và thực hiện quá trình chuyển đổi thành tín hiệu điện. Khối phát tin: Nhận tín hiệu điện từ nguồn tín hiệu đưa đến sau đó thực hiện sự biến đổi cho phù hợp với đường truyền trước khi phát lên đó. Khối này thường gồm: mạch điều chế tín hiệu, một bộ dồn kênh, bộ phát tín hiệu. Đường truyền: Có nhiều dạng như đường truyền hữu tuyến, vô tuyến, tương tự, số… Bản chất của đường truyền có ảnh hưởng rất nhiều khối khác trong sơ đồ. Khối nhận tin: Nhận lấy tín hiệu từ đường truyền gửi xuống và thực hiện việc chuyển đổi nhằm lấy lại thông tin ban đầu. Khối nhận tin thường gồm: một bộ giải điều chế tín hiệu (tách sóng mang), một bộ phân kênh tín hiệu. Cơ cấu chấp hành: Nhận tín hiệu từ khối nhận tin đưa đến sau đó biến đổi đại lượng điện đầu vào thành đại lượng đồng dạng với đại lượng vào của nguồn tín hiệu. Cơ cấu chấp hành có thể là một màn hình hiển thị hoặc loa, rờle đóng ngắt… 2/ Phương pháp dồn kênh tín hiệu: Dồn kênh là quá trình phân chia một đường truyền cho nhiều tín hiệu, điều này giúp tiết kiệm chi phí lắp đặt đường truyền, nhưng phải đảm bảo tại đầu thu vẫn có thể tách được tín hiệu một cách hoàn toàn như trước khi thực hiện việc dồn kênh. Có hai cách để dồn kênh tín hiệu: A/ Dồn kênh theo phương pháp phân chia tần số: FDM Điều chế Lọc dải Điều chế Phát Thu Lọc dải Điều chế Lọc dải FDM (Frequency Division Multiplexing): Theo phương pháp này, mỗi tín hiệu chiếm lấy một tần số duy nhất trong toàn bộ băng thông của kênh truyền. Tần số sóng mang của mỗi bộ điều chế được chọn sao cho mỗi tín hiệu sau khi điều chế sẽ chiếm lấy một dải tần riêng trong phổ tần số có thể sử dụng và giữa các kênh phải có cách li tần số nhằm không cho các tín hiệu này đan xem vào nhau. Tại thiết bị thu, người ta có thể dùng một mạch cộng hưởng có hệ số phẩm chất Q cao để lọc từng tín hiệu ra khỏi băng thông của kênh truyền. Như vậy, ta có thể truyền nhiều tín hiệu trên một kênh truyền nhưng cũng cần chú ý về khả năng băng thông của kênh truyền phải đủ rộng để chứa toàn bộ băng thông của từng tín hiệu bao gồm cả hai dải băng và khoảng cách li tần số giữa chúng. Hiện nay, hệ thống phát hình và phát thanh thương mại đang dùng phương pháp này ngoài ra mạng điện thoại cũng đã ứng dụng vì tốc độ nhanh đáp ứng cho việc truyền kênh thoại. Ví dụ, 24 kênh thoại 3Khz có thể được dồn vào một cặp dây xoắn. Một cáp đồng trục sẽ chứa 25 nhóm (mỗi nhóm có 24 kênh) như thế. Vì vậy hàng ngàn kênh thoại được mang trên một tuyến viba hoặc một tuyến vệ tinh. Để tránh sự trùng lặp thì các tần số tín hiệu không được là bội số của nhau fi ¹ K.fj (K = +Z). B\ Dồn kênh theo phương pháp phân chia thời gian: TDM TDM (Time Division Multiplexing): Phương pháp này cho phép tín hiệu chiếm lấy một khe nhỏ thời gian trong mỗi chu kì quét của bộ đa hợp kênh. Mô hình dùng cổ góp trong máy điện: Con trượt phần phát và phần thu được kéo bởi một động cơ do vậy, chúng có cùng một tốc độ, giả sử góc pha ban đầu của chúng bằng nhau. Điều này nhằm giúp hệ thống hoạt động một cách đồng bộ để có thể tách đúng tín hiệu. Ta nhận thấy tại mỗi thời điểm chỉ có duy nhất một phiến góp bên thu được kết nối với bên phát và tín hiệu truyền qua được dễ dàng. Tất nhiên, phương pháp cơ khí này sẽ gây mất mát tín hiệu trong lúc con trượt phải chạy qua khe hở giữa các lam đo