Luận văn Dòng sinh học và Tín hiệu điện tim

Để đảm bảo cho DSP làm việc chính xác cần quan tâm tới các vùng nhớ

của DSP được sử dụng, tránh trường hợp bị lẫn số liệu do đặt trùng vùng

nhớ. Dưới đây sẽ mô tả cách lưu giữ số liệu và sự phân vùng bộ nhớ của

DSP.

• Số liệu được lưu giữ trên DSP bao gồm hai vùng nhớ X và Y được phân

chia như sau:

- Vùng nhớ X được sử dụng để lưu giứ các giá trị biên độ của tín hiệu thu

thập được và được sử dụng để phục vụ cho việc hiển thị.

Vùng nhớ X được phân chia thành 3 vùng nhớ như sau:

+ Vùng nhớ bắt đầu từ X: $4000 là vùng nhớ chứa các số liệu thu thập

được, với mỗi lần ghi được 1024 điểm.

+ Vùng nhớ bắt đầu từ X:$2000 là vùng nhớ chứa các số liệu của thư viện

tín hiệu chuẩn.

+ Vùng nhớ bắt đầu từ X:$3000 là vùng nhớ chứa các số liệu của tín hiệu

bất bình thường sau khi được so sánh với thư viện tín hiệu chuẩn.

- Vùng nhớ Y được sử dụng để lưu giữ các dạng ngôn ngữ hình thức của tín

hiệu sau khi đã được nhận dạng với phương pháp lưu giữ như sau:

Cửa sổ quan sát được chia thành 40 đoạn. Quá trình nhận dạng tín hiệu

điện tim sẽ được thực hiện trên các từ chia thành 40 ký tự bao trùm tất cả

chu kỳ nhịp của tín hiệu ECG từ hai đỉnh R – R.

pdf83 trang | Chia sẻ: trungkhoi17 | Ngày: 11/09/2021 | Lượt xem: 176 | Lượt tải: 0download
Bạn đang xem trước 20 trang tài liệu Luận văn Dòng sinh học và Tín hiệu điện tim, để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trên
ổi nối bus địa chỉ 3 IRQ địa chỉ 16 bit số liệu 24 bit điều khiể n 10 6 3 1 Hình 2-1: Sơ đồ cấu trúc của DSP 56002 29 BUS điều khiển có tính một chiều. Khi hoạt động PCU đưa tín hiệu điều khiển tới các khối khác trong hệ đồng thời cũng nhận các tín hiệu điều khiển từ các khối đó để phối hợp hoạt động của toàn hệ. Các đặc trưng chính của DSP 56002 là : - Có khả năng thực hiện 20 triệu lệnh trong một giây. - Thực hiện lệnh song song theo kiểu pipe line. - Thực hiện song song nhân và cộng 24*24 bit trong một chu kỳ lệnh. - Cho phép tạo ra các vòng lặp DO lồng nhau. 1. CỔNG C : Sau đây giới thiệu về chức năng và hoạt động của cổng C-cổng có vai trò rất quan trọng,vì trong card DSP5600EVM sử dụng cổng C(SSI, SCI) để kết nối với máy tinh (PC) và các thiết bị bên ngoài khác. Cổng C là một cổng vào ra có 9 chân, trong đó 3 chân dùng để vào ra cho mục đích chung hoặc giao dịch thông tin nội tiếp (SCI), còn 6 chân khác dùng cho việc vào ra mục đích chung hoặc giao dịch nội tiếp đồng bộ (SSI). Cổng C có thể được sử dụng để điều khiển các thiết bị bên ngoài và có thể nối tới các DSP, các bộ xử lý, các bộ CODEC, các bộ biến đổi ADC và DAC. 1.1. Chức năng vào/ra mục đích chung của cổng C: Với chức năng vào/ra mục đích chung, 9 chân vào/ra được điều khiển bởi 3 thanh ghi: thanh ghi điều khiển (PCC), thanh ghi hướng dữ liệu (PCDDR), thanh ghi dữ liệu (PCD). Cả 9 chân đều là các đầu vào, mỗi chân có thể được lập trình riêng biệt như điều khiển của phần mềm. Để lựa chọn giữa vào/ra mục đích chung và SCI hay SSI người ta tạo ra các bit của thanh ghi điều khiển một cách thích hợp: giá trị 0 cho vào/ra mục đích chung hoặc giá trị 1 cho giao diện nối tiếp. Thanh ghi PCDDR sẽ quy định mỗi chân tương ứng với 1 bit trong thanh ghi PCD sẽ là một đầu vào. (Hình2-2) mô tả 3 thanh ghi của cổng C: thanh ghi (PCC) đặt tại X:$FFE1, thanh ghi (PCDDR) đặt tại X: $FFE3 và thanh ghi (PCD) đặt tại X: $FFE5 30 0 CC 8 CC 7 CC 6 CC 5 CC 4 CC 3 CC 2 CC 1 CC 0 STD SRD SSI RCK SC2 SC1 SC0 SCLK TXD RXD CCx Chức năng 0 Vào/ra mục đích chung 1 Giao diện nối tiếp X:$FFE3-Thanh ghi PCDDR 0 0 CD 8 CD 7 CD 6 CD 5 CD 4 CD 3 CD 2 CD 1 CD 0 CDx Hướng số liệu 0 Vào 1 Ra X:FFE5- Thanh ghi PCD 23 0 0 0 CD 8 CD 7 CD 6 CD 5 CD 4 DC 3 CD 2 CD 1 CD 0 Hình 2 – 2 1.2. Giao diện thông tin nối tiếp (SCI). 31 SCI là một cổng song song để truyền thông tin nối tiếp đến các DSP khác, các bộ vi xử lý hoặc các ngoại vi như bộ modem. Thông tin có thể là các tín hiệu mức TTL hoặc với RS 232C, RS422 Giao diện này sử dụng 3 chân: chân truyền số liệu(TXD), nhận số liệu(RXD) và chân xung nhịp nối tiếp (SCLK) SCI bao gồm các phần truyền và nhận số liệu riêng biệt không đồng bộ với nhau a) Các chân vào ra của SCI SCI Có 3 chân có thể thực hiện vào /ra mục đích chung hoặc như một chân SCI riêng biệt. Mỗi chân độc lập với 2 chân kia: - Chân nhận số liệu (RXD) - Chân truyền số liệu (TXD) - Chân xung nhịp nối tiếp (SCLK) b) Các thanh ghi của SCI +) Thanh ghi điều khiển của SCI (SCR)Thanh ghi SCR gồm 16 bit có thể điều khiển giao diện số liệu. Các bit 0,1 và 2 của SCR gọi là các bit lựa chọn kiểu của số liệu WDS0,WDS1 ,WDS2. Còn các bít khác có các chức năng như qui định chiều truyền số liệu,đánh thức,lựa chọn kiểu truyền;cho phép nhận,truyền,các ngắt đường dây,ngắt nhận,ngắt truyền và qui định các mức ngắt của timer +) Thanh ghi trạng thái củaSCI (SSR) SSR là một thanh ghi 8 bit chỉ đọc, được sử dụng bởi CPU của DSP để xem xét trạng thái của SCI. Khi SSRđược đọc vào bus số liệu bên trong, nội dung của nó chiếm giữ byte thấp của bus số liệu còn tất cả các phần cao hơn của bus đều bằng 0. +) Thanh ghi điều khiển xung nhịp của SCI (SCCR) SCCR là một thanh ghi 16 bit mà điều khiển việc lựa chọn các chế độ xung nhịp và tốc độ truyền hay nhận của giao diện SCI. SCCR bị xoá bởi việc reset phần cứng. +) Các thanh ghi số liệu của SCI: Các thanh ghi số liệu của SCI được chia thành 2 nhóm: truyền và nhận. Có 2 thanh ghi nhận: một thanh ghi số liệu nhận được (SRX) và một thanh ghi dịch nhận; cũng có 2 thanh ghi truyền: một thanh ghi số liệu truyền (gọi là STX) và một thanh ghi dịch song song nối tiếp. Các từ số liệu được nhận trên chân RXD được dịch vào thanh ghi dịch nhận số liệu. Khi một từ trọn vẹn được nhận, phần số liệu của từ đó được chuển vào thanh ghi SRX. Việc xử lí này biến đổi số liệu nối tiếp thành số liệu song song. 32 Để truyền đi một từ số liệu người lập trình gửi từ số liệu đó vào trong thanh ghi số liệu truyền STX. Số liệu sẽ được truyền tự động từ thanh ghi STX vào thanh ghi dịch truyền, sau đó từng bit được chuyển đi qua chân truyền số liệu TXD. 1.3.Giao diện nối tiếp đồng bộ SSI. Giao diện nối tiếp đồng bộ (SSI) là một cổng nối tiếp song công (fulldupdex) dùng để trao đổi nối tiếp với nhiều thiết bị, bao gồm 1 hay nhiều bộ CODEC tiêu chuẩn công nghiệp, các DSP khác, các bộ vi xử lí, và các ngoại vi... Người sử dụng có thể định nghĩa một cách độc lập đặc tính sau của SSI: số bit trong một từ, giao thức (protocol), xung nhịp, và việc đồng bộ hoá truyền/nhận. a) Các chân số liệu và chân điều khiển SSI : SSI có 3 chân được sử dụng cho việc truyền số liệu (STD), nhận số liệu (SRD) và xung nhịp nối tiếp (SCK), ở đây SCK có thể được sử dụng bởi cả 2 bộ truyền và bộ nhận khi truyền số liệu đồng bộ hoặc chỉ bởi bộ truyền khi truyền số liệu không đồng bộ. Ba chân khác có thể cũng được sử dụng, phụ thuộc vào mode được lựa chọn, chúng là các chân điều khiển nối tiếp SC0, SC1,SC2. Chúng có thể được lập trình như các chân điều khiển SSI trong thanh ghi điều khiển cổng C. +) Chân truyền số liệu nối tiếp(STD) STD được sử dụng cho việc truyền số liệu từ thanh ghi dịch truyền nối tiếp. STD là một đầu ra khi số liệu đang được truyền. Số liệu thay đổi trên sườn dương của xung nhịp STD sẽ rơi vào trạng thái tổng trở cao trên sườn âm của xung nhịp tương ứng với bit số liệu cuối cùng của từ nếu xung nhịp lấy từ bên ngoài. Với một xung nhịp được sinh ra ở bên trong, chân STD sẽ ở trạng thái tổng trở cao sau khi bit số liệu cuối cùng vừa được truyền trong trường hợp không còn từ số liệu nào tiếp theo ngay sau đó. Nếu có một từ số liệu tiếp theo ngay sau từ số liệu vừa truyền thì sẽ không có trạng thái tổng trở cao của STD. +) Chân nhận số liệu nối tiếp(SRD) 33 SRD nhận số liệu nối tiếp và truyền số liệu đó tới thanh ghi dịch nhận số liệu, SRD có thể lập trình như một chân vào ra cho mục đích chung được gọi là PC7. Số liệu được lấy mẫu trên sườn âm của xung nhịp. +) Xung nhịp nối tiếp(SCK) SCK là một chân hai chiều mà cung cấp xung nhịp cho giao diện SSI. SCK là một đầu vào hay đầu ra xung nhịp được sử dụng bởi cả hai bộ truyền và bộ nhận trong các mode đồng bộ hoặc chỉ bởi bộ truyền trong các mode không đồng bộ. +) Chân điều khiển cổng nối tiếp (SC0). Chức năng của chân này phụ thuộc vào mode đồng bộ hay không bộ. Với mode đồng bộ chân này sử dụng cho vào ra cờ nối tiếp.Với mode không đồng bộ chân này được sử dụng cho việc vào ra xung nhịp nối tiếp. Hướng của chân này được quyết định bởi bit SCOD trong thanh ghi điều khiển CRB. +)Chân điều khiển nối tiếp SCI Chức năng của chân này phụ thuộc vào mode là đồng bộ hay không đồng bộ. Với mode đồng bộ chân này là cờ nối tiếp SCI và hoạt động giống như SC0 đã được mô tả ở trên.Với mode không đồng bộ ,chân này là chân vào ra đồng bộ hoá bộ nhận. Hướng của chân này được quyết định bởi bit SCD1 trong thanh ghi CRB. +)Chân điều khiển nối tiếp SC2. Chân này được sử dụng cho việc đồng bộ hoá vào /ra.SC2 là chân đồng bộ hoá cho cả hai bộ truyền và bộ nhận trong mode đồng bộ và chỉ đồng bộ hoá cho bộ phận truyền trong mode không đồng bộ. Hướng của chân này được quyết định bởi bit SCD2 trong thanh ghi CRB. b) Các thanh ghi của SSI. +) Thanh ghi điều khiển A (CRA) CRA là một trong 2 thanh ghi 16 bit của SSI được dùng để điều khiển hoạt động của SSI. CRA điều khiển bộ phát xung nhịp, độ dài của từ số liệu, số từ trong một khung số liệu nối tiếp của SSI. +) Thanh ghi điều khiển B (CRB) CRB điều khiển các chân chức năng SC2, SC1, SC0 của SSI, làm cho các chân này có thể được sử dụng như các đầu vào hay đầu ra xung nhịp, như các chân đồng bộ khoá khung số liệu hoặc như các chân cờ vào ra nối tiếp. +) Thanh ghi trạng thái của SSI (SSISR) 34 SSISR là một thanh ghi trạng thái 8 bit này chỉ được đọc, được sử dụng bởi DSP để thăm dò trạng thái và các cờ vào nối tiếp của SSI. +) Thanh ghi dịch nhận của SSI Thanh ghi dịch nhận 24 bit này nhận số liệu từ chân nhận số liệu nối tiếp. Số liệu được dịch vào theo hướng các bit có trọng số lớn nhất trước nếu như SHFD bằng 0 hay theo hướng các bit có trọng số nhỏ nếu SHFD bằng 1 số liệu chứa trong thanh ghi này được truyền tới thanh ghi số liệu nhận sau khi 8, 12, 16, 24 bit vừa được dịch vào, phụ thuộc vào các bit điều khiển độ dài trong thanh ghi CRA. +) Thanh ghi số liệu nhận của SSI (RX) RX là một thanh ghi 24 bit chỉ được đọc. Nó nhận số liệu từ thanh ghi dịch nhận. DSP sẽ bị ngắt bất cứ khi nào RD đầy nếu như các ngắt tương ứng được cho phép. +) Thanh ghi dịch truyền của SSI Thanh ghi dịch truyền 24 bit này chứa số liệu đang được truyền đi. Số liệu được dịch ra ngoài tới chân truyền số liệu nối tiếp. Số liệu các bit được dịch ra ngoài có thể là 8, 12, 16, 24 bit. Số liệu được dịch ra theo hướng các bit có trọng số lớn trước nếu như SHFD bằng 0 haycác bit có trọng số nhỏ trước nếu SHFD bằng 1. +) Thanh ghi số liệu truyền của SSI (TX) Tx là một thanh ghi 24 bit chỉ viết. Khi cần truyền số liệu thì người lập trình viết số liệu vào trong thanh ghi này sau đó số liệu tự động truyền tới thanh ghi dịch truyền. DSP bị ngắt bất cứ khi nào thanh ghi TX trống rỗng nếu như ngắt tương ứng được cho phép. 2. Bộ timer và đếm sự kiện của DSP56002 Kể từ Version thứ hai các bộ phận DSP56002 có thêm bộ timer và bộ đếm sự kiện. Bộ timer có thể sử dụng xung nhịp bên trong hay bên ngoài và có thể làm ngắt bộ xử lý sau khi có một số lượng nhất định các sự kiện bên ngoài hay có thể gửi tín hiệu tới một thiết bị bên ngoài sau khi đếm các sự kiện bên trong. Bộ timer nối tới các thiết bị bên ngoài qua hai chân hai chiều do TIO. Khi TIO là một đầu vào thì chức năng đếm các sự kiện bên ngoài được sử dụng. Khi TIO là một đầu ra thì nó có tác dụng đưa tín hiệu ra bên ngoài sau những 35 khoảng thời gian nhất định. Khi không được sử dụng cho bộ timer thì TIO có thể được sử dụng như một chân vào/ra mục đích chung. +) Cấu trúc bộ timer và đếm sự kiện Hình (2-3) là sơ đồ khối của timer và đếm sự kiện. Nó bao gồm một thanh ghi điều khiển/ trạng thái 24 bit có thể đọc/viết (TDSR), một thanh ghi đếm (TCR) 24 bit đọc/viết, một bộ đếm 24 bit và một mạch lôgic cho việc phát sinh ngắt và lựa chọn xung nhịp. +) Thanh ghi đếm (TCR) của timer Thanh ghi TSR chứa giá trị (được xác định bởi chương trình của người sử dụng) được nạp vào bộ đếm khi bộ timer được phép hoạt động (TE=1) hoặc khi bộ đếm vừa giảm đến 0 và một sự kiện mới xuất hiện. Nếu TCR được nạp với giá trị n bộ đếm sẽ được nạp lại sau (n+1) sự kiện. Nếu bộ timer bị cấm hoạt động (TE=0) và chương trình viết lên TCR thì giá trị viết lên TCR vẫn được giữ ở đó nhưng không xuất hiện được nạp vào bộ đệm cho đến khi bộ timer được phép hoạt động. +) Thanh thái (TCSR) của timer. Thanh ghi TCSR dùng để điều khiển bộ timer đồng thời ghi lại trạng thái của nó. Sau đây mô tả từng bit cụ thể của thanh ghi này. 24 Thanh ghi điều khiển/ trạng thái 24 bit (TCSR) Thanh ghi đếm 24 bit (TCSR) Bộ đếm 24 bit Lựa chọn xung nhịp Bộ ngắt thời gian CLK/2 TIO Hình 2-3. Sơ đồ khối bộ Timer và đếm sự kiện 24 24 24 3 36 Bit 0 (TE) của TCSR gọi là bit cho phép timer hoạt động. Khi ta đặt TE=1 thì bộ timer được phép hoạt động và được nạp với giá trị chứa trong thanh ghi. Khi xoá bit TE thì bộ timer không hoạt động. Việc reset phần cứng hay phần mềm sẽ xoá bit TE. Bit 1 (TIE) của TCSR gọi là cho phép ngắt timer. Khi TIE=1 thì các ngắt timer sẽ xuất hiện sau khi bộ đếm giảm xuống tới 0 và một sự kiện mới xuất hiện. Khi TIE =0 thì ngắt timer bị cấm. Việc reset phần cứng hay phần mềm sẽ xoá TIE. 3. Giới thiệu về tập lệnh và các trạng thái của bộ vi xử lý DSP 56002 3.1 Quá trình thực hiện: Quá trình thực hiện thông tin của DSP 56002qua 3 giai đoạn pipeline cho phép thực hiện trong một chu kỳ lệnh. Được thực hiện bằng ngôn ngữ assembler hoặc các ngôn ngữ bậc cao khác nhưng yêu cầu phải có chương trình dịch. Chu kỳ lệnh Hoạt động 1 2 3 4 5 6 7 Tìm lệnh F1 F2 F3 F3e F4 F5 F6 Giải mã D1 D2 D3 D3e D4 D5 Thực hiện E1 E2 E3 E3e E4 Bảng 2 – 4. Quá trình thực hiện của cấu trúc pipeline như bảng trên. Đầu tiên là tìm lệnh sau đó là giải mã lệnh và cuối cùng là thực hiện lệnh. Quá trình thực hiện lần lượt gối đầu lên nhau. Chế độ chương trình chỉ ra ở hình 2 - 4 của bộ VXL DSP 56002 bao gồm 3 khối chức năng hoạt động song song đó là khối số học và logic (ALU), khối phát địa chỉ chương trình (AGU) và khối điều khiển chương trình (CPU). 37 3.2 Cấu trúc hệ lệnh của DSP 560002. Đặc tính của hệ lệnh theo kiểu Mnemonic (Gợi nhớ) như Wait ,Stop vv.. Đơn vị logic và số học (Data ALU) các thanh ghi dữ liệu vào 47 X 0 47 Y 0 X1 X0 Y1 Y0 23 0 23 0 23 0 23 0 các thanh chứa accummulator A B 55 0 55 0 * A2 A1 A0 * B2 B1 B0 23 8 7 0 23 0 23 0 23 8 7 0 23 0 23 Khối phát địa chỉ chương trình (AGU) 23 16 15 0 23 16 15 0 23 16 15 0 * R7 * N7 * M7 * R6 * N6 * M6 * R5 * N5 * M5 * R4 * N4 * M4 * R3 * N3 * M3 * R2 * N2 * M2 * R1 * N1 * M1 Các thanh ghi Các thanh ghi Các thanh ghi địa chỉ con chỏ địa chỉ offset modifer Khối điều khiển chương trình(PCU) Thanh ghi lặp địa chỉ(LA) Thanh ghi đếm lặp(LC) 23 16 15 0 23 16 15 0 * * Đếm ch/trình(PC) T/ghi trạng thái(SR) T/ghi chế độ hoạt động(OMR) 23 16 15 0 23 6 15 8 7 0 23 8 7 6 5 4 3 2 1 0 * * * * * MB MA 32 SSH 16 15 SSL 0 23 16 15 0 0 15 * Stack pointer(SP) Hệ thống stack Hình 2-4. Cấu trúc của chế độ chương trình của DSP 56002 38 - Cú pháp lệnh của DSP được chia thành 4 phần Lệnh phải được thực hiện từ trái sang phải trong cùng một chu kỳ lệnh. Một số đặc điểm của DSP là cho phép thực hiện các dịch chuyển song song nhưng phải theo nguyên tắc dịch chuyển song song là có thể chung nguồn nhưng không chung điểm tới. - Tập lệnh của DSP gồm 62 lệnh chia thành 6 nhóm : + Nhóm lệnh số học: ADD,ABS,ADC.. + Nhóm lệnh dịch chuyển: MOVE,MOVEP,LUA.. + Nhóm lệnh logic :ANDI,EOR,NOT.. + Nhóm lệnh vòng lặp: DO,REPEAT.. + Nhóm tác động đến từng bit :BSET,BCLEAR.. + Nhóm lệnh điều khiển chương trình: DEBUG,JMP.. II. Giới thiệu cấu trúc phần cứng của Card DSP 56002EVM : Cấu trúc phần cứng bao gồm: Card DSP 56002EVM được ghép nối với máy tính thông qua cổng RS232. Tín hiệu tương tự được đưa vào qua hai bộ biến đổi A/D để biến tín hiệu ở dạng số, sau đó đưa vào DSP nhờ cổng truyền tin nối tiếp SSI để xử lý. Sau khi xử lý tín hiệu, bộ vi xử lý DSP56002 sẽ đưa tín hiệu ra cổng SSI đến bộ biến đổi D/A để biến thành tín hiệu tương tự ở đầu ra hệ thống. 2.1. Card DSP 56002EVM Card DSP56002EVM là một hệ thống xử lý tín hiệu hoàn chỉnh.(Hình 2-5) 2.2.1. Cấu tạo gồm: - Một bộ vi xử lý DSP56002. - Một bộ nhớ Ram mở rộng. - Một bộ mã hoá và giải tín hiệu CS4215 (codec) có chứa hai bộ biến đổi tương tự số (D/A) và hai bộ biến đổi tuơng tự (D/A). - Trên card có một vị trí dành cho bộ nhớ EFPROM của người sử dụng. - Việc ghép nối giữa máy tính và card DSP56002EVM được thực hiện thông qua cổng RS232. 39 - Trong đó ta thấy các bus địa chỉ và dữ liệu cổng A của DSP56002 được nối thông qua J2 và J4 để mở rộng bộ nhớ với bộ nhớ RAM bên ngoài (FSRAM 32*8). Tín hiệu để chọn một bộ nhớ hay cả ba là được quyết định bởi tổ hợp tín hiệu WR, RD và DAB15. Ngoài ra trên card cũng có vị trí cho EFPROM của người sử dụng để nạp chương trình từ bộ nhớ EFPROM nếu muốn. - Các chân NMI, IRQA, IRQB của DSP được nối thông qua bộ chuyển mạch 74HC157AD để điều khiển các ngắt từ bên ngoài tác động vào hay thiết lập các quá trình đợi của DSP. - Các bus điều khiển của cổng A được nối thông qua J11 (Bus-control) để đối thoại với các thiết bị bên ngoài. - 15 chân của cổng B được nối thông qua J7 để cho phép thiết bị ngoại vi đối thoại với DSP. - 9 chân của cổng C được nối thông qua J10 (Port C) cho phép sử dụng cho vào ra mục đích chung hoặc giao dịch nối tiếp đồng bộ hay không đồng bộ. Các chân này được sử dụng để đIều khiển thiết bị bên ngoài như Codec, các bộ biến đổi ADC và DAC. Các chân TX, RX của SCI được nối với bộ biến đổi đIện áp MAX232CSE để biến đổi tín hiệu tương tự từ 5V đến 12V cung cấp cho RS232 thông qua J8 (DCE/DTE) tới OnCE và Terminal. - Nguồn cung cấp cho card EVM56002 được lấy từ nguồn điện 220V AC qua J1 (Power connector) tới cuộn biến áp thành 7-9V AC hoặc DC và được đưa qua bộ chỉnh lưu cầu đưa tới bộ biến đổi điện áp MC7805 để biến đổi thành điện áp 5V cung cấp cho DSP56002 và CS4215. 2.2.2. Vi mạch mã hoá và giải mã 4215 CS4215 là một chíp đơn, CMOS có hai kênh biến đổi A/D 16 bit và hai kênh biến đổi D/A 16 bit. CS4215 có các đặc tính sau đây: 40 J2 DÀNH CHO EFPROM J4 32K*8 FSRAM 32K*8 FSRAM 32K*8 FSRAM IN HDPHNE OUT CS4215 J17 DSP 56002 J7 J12 J13 J11 J10 * Reset HOST OnCE MUSIC source HEADPHONES LINE LEVEl Hình 2-5. Sơ đồ cấu trúc card DSP Được nối với cổng nối tiếp của PC 41 - Tần số lấy mẫu từ 4khz đến 50khz –Mã hoá tín hiệu 16 bit hay 8 bit. - Có hệ số khuếch đại cho tín hiệu vào tương tự có thể lập trình được. - Có các bộ tạo xung nhịp ở trên chíp. - Nguồn cung cấp 5V. - Có các bộ lọc trên chíp - Giao diện số nối tiếp. Cổng SSI của DSP 56002 được sử dụng để truyền số liệu từ hai bộ biến đổi A/D tới DSP 56002 và từ DSP 56002 tới hai bộ biến đổi D/A. Hình 1 dưới đây mô tả cách nối CS4215 với cổng C của DSP 56002. 2.2.3. Chế độ điều khiển của CS4215 1. Chế độ điều khiển: Được sử dụng để chọn các chức năng của CS4215 bằng cách nạp vào các thanh ghi điều khiển của CS4215 c ác giá trị thích hợp. Để cho CS4215 làm việc ở chế độ điều khiển ta cần đặt chân D/C ở mức thấp, khi đó thông tin trên các chân SDIN và SDOUT của CS4215 là thông tin dùng để điều khiển CS4215. Có 8 thanh ghi điều khiển trong đó có hai thanh ghi chưa dùng đến ,còn lại 6 thanh ghi là: Thanh ghi trạng thái ,thanh ghi định dạng số liệu ,thanh ghi điều khiển cổng nối tiếp ,thanh ghi kiểm tra ,thanh ghi điều khiển cổng song song và thanh ghi version của CS4215. SRD/PC7 SCI/PC4 STD/PC8 SC2/PC5 SCK/PC6 SCLK/PC2 SDOUT RESET SDIN FSYNC TSIN SCLK D/C Hình 2 - 6. Nối giữa cổng C của DSP 56002 với CS4215 42 Trong phần này em không đi sâu giới thiệu từng bit của từng thanh ghi của CS4215 mà em chỉ muốn giới thiệu về từng thanh ghi và chức năng của chúng. - Thanh ghi trạng thái : Đây là thanh ghi 8 bit có chức năng nắm giữ quyền điều khiển chuyển đổi giữa chế độ điều khiển và chế độ truyền số liệu. Cho phép hoặc không cho phép khuyếch đại và qui định mức tín hiệu đầu ra headphone và speaker. - Thanh ghi định dạng số liệu : Là thanh ghi 8 bit có chức năng lựa chọn dạng số liệu ,tần số lấy mẫu tín hiệu ,cho phép hoặc không cho phép sử dụng bộ lọc thông cao để giảm nhiễu và lựa chọn chế độ mono,stereo. - Thanh ghi điều khiển cổng nối tiếp : Có chức năng cho phép hoặc không đưa ra số liệu nối tiếp ,lựa chọn số bit tương ứng trong một khung số liệu và lựa chọn nguồn xung nhịp ,chế độ master hoặc slave ,cho ta biết trạng thái của SCLK và FSYNC. - Thanh ghi kiểm tra: Quy định chức năng thực hiện quay vòng số – số hoặc quay vòng số – tương tự – số. Cho phép hoặc không kiểm tra vòng quay. Các bít kiểm tra phải được viết bằng 0. - Thanh ghi điều khiển cổng song song: Có chức năng thực hiện điều khiển vào/ra song song. Các bit dự trữ còn lại phải được viết bằng 0. - Thanh ghi version: Quy định chức năng lựa chọn số version của CS4215 là “C”,”D”, hoặc “E”. Ngoài ra còn 2 thanh ghi dự trữ 1 và 2 ; Khi chưa sử dụng thì các bit của các thanh ghi này phải được viết bằng 0. 2. Chế độ truyền số liệu : Chế độ truyền số liệu được sử dụng trong suốt quá trình truyền số liệu giữa CS4215 và DSP56002. Việc điều khiển hệ số khuyếch đại, hệ số suy giảm, việc lựa chọn đầu vào cũng được chứa trong các dòng số liệu. Các bit có trọng số lớn nhất (MSB) được truyền hay nhận trước tiên. Tám thanh ghi số liệu là: 8 bit trọng số lớn nhất của kênh trái, 8 bit trọng số nhỏ nhất của kênh trái, 8 bit có trọng số lớn nhất của kênh phải, 8 bit có trọng số nhỏ nhất của kênh phải, 2 thanh ghi để đặt chế độ cho đầu ra, 2 thanh ghi để đặt chế độ cho đầu vào. - Thanh ghi đặt chế độ cho đầu ra 1: Có chức năng đặt độ suy giảm ở đầu ra kênh trái, cho phép hoặc không cho phép đưa ra tín hiệu tương tự, và đầu ra headphone. 43 - Thanh ghi đặt chế độ đầu ra 2 : Có chức năng đặt độ suy giảm đầu ra kênh phải, cho phép hoặc không cho phép speaker và dữ liệu A/D. - Thanh ghi đặt chế độ đầu vào 1: Có chức năng đặt hệ số khuyếch đại ở đầu ra kênh trái ,lựa chọn đầu vào, thông báo tín hiệu quá mức và lứa chọn vào ra song song. - Thanh ghi đặt chế độ đầu vào 2: Có chức năng đặt hệ số khuyếch đại đầu ra kênh phải, đặt hế số suy giảm tín hiệu đưa ra quan sát. 44 Chương II: THIẾT KẾ TÍNH TOÁN THIẾT BỊ I) Yêu cầu kĩ thuật : - Vì tín hiệu vào nhỏ nên máy phải có hệ số khuếch đại lớn. - Trở kháng vào lớn để phối hợp trở kháng giữa đầu vào mạch khuếch đại với nguồn tín hiệu đảm bảo lấy ra được điện áp đủ lớn mà không bị ảnh hưởng của sự thay đổi bên ngoài như do các bệnh nhân khác nhau, do tiếp xúc của các điện cực... - Độ méo của thiết bị nhỏ, để tín hiệu thu được chính xác phục vụ tốt cho việc chuẩn đoán bệnh - Khả năng chống nhiễu tốt: âm tần của nguồn điện lưới công nghiệp, nhiễu đồng pha. - Có độ ổn định cao và lọc nhiễu tốt để phản ánh được trung thực tín hiệu điện tim - Có độ cách điện tốt để đảm bảo an toàn cho người và máy. II) Sơ đồ khối của thiết bị: Dựa trên chức năng của hệ thống, ứng dụng PC và DSP vào quá trình xử lý tín hiệu, tôi đã đưa ra được mô hình của hệ thống có sơ đồ khối được mô tả trên hình 1 Hình 1: Mô hình cấu trúc thiết bị phát và xử lí tín hiệu điện tim. Tín hiệu điện tim được phát ra từ máy phát tín hiệu dưới dạng tín hiệu tương tự (giá trị điện áp). Giá trị điện áp này được đưa qua CS4215 chuyển thành tín hiệu số và được đưa vào DSP. DSP làm nhiệm vụ thu thập tín hiệu, tính toán giá trị tần số của tín hiệu và truyền số liệu lên PC. Máy phát mô phỏng tín hiệu điện tim Card EVM 56002 CODER A/D DSP PC 45 DSP được quản lý bằng phần mềm EVM thông qua Card EVM56002. PC thu tín hiệu và hiển thị kết quả cuối cùng. 2.1 Trình bày về chức năng của các phần tử trong hệ thống : 2.1.1. Máy phát mô phỏng điện tim và các tín hiệu bệnh. Trong thời gian làm đồ án tôi có tiến hành lắp máy phát mô phỏng tín hiệu điện tim (đồ mạch nguyên lí hình2). Việc phát ra các tín hiệu được làm trên các mạch tích phân logic kinh điển. Mạch gồm 2 vi mạch chính là hai bộ đếm IC4520 và IC4017. IC4520 là một bộ đếm nhị phân đồng bộ, trong có chứa hai bộ đếm chia 16 và có mã đầu ra là BCD 8421 độc lập với nhau. Chỉ đếm lên, không đặt trước (preset) được. Tần số xung nhịp cực đại là 6 MHz khi nguồn cung cấp là 10V và là 2.5 MHz khi nguồn cung cấp 5V. Thời gian sườn xung lên và xuống của các xung CL và EN không được lớn hơn 10μs. IC4017 là một bộ đếm thập phân có 10 đầu ra. Mạch sử dụng IC4520 và vi mạch 4081 để tạo ra một bộ chia 256 cho ra tín hiệu xung vuông ở tần số 16 Hz tại đầu ra chân 14.Tín hiệu này được đưa qua một bộ đếm 4520 nữa để chia ra thành tín hiệu 2Hz hoặc 1Hz lấy ở hai chân đầu ra là chân 5 hoặc 6 của vi mạch 4520 thứ hai. Tín hiệu 16 Hz được đưa vào làm đồng hồ cho IC3, nó là một bộ đếm thập phân có 10 đầu ra. Tín hiệu thứ hai sinh ra từ mạch tích phân C3/R3 được đưa vào từ chân 15 của bộ đếm IC3, xung này được hiểu như là tín hiệu reset cho IC3 Diot D2 có nhiệm vụ chỉ cho phép chiều dương của tín hiệu đi qua. Bộ đếm thập phân dừng lại ở giá trị 9, giá trị nó chuyển qua (có thể thấy ở chân 11 được nối với đầu vào của chân Enable(13)) cho đến khi xung là 0. Vị trí của ngắt không cho qua trong thời gian nghỉ U, nó khoảng 60- 120 xung một phút, mạch tích phân R6/C4 chuyển xung đầu tiên (chân 2) thành phần P. Giá trị của số liệu ở điện trở R6 được tích vào tụ C4 để phóng ra

Các file đính kèm theo tài liệu này:

  • pdfluan_van_dong_sinh_hoc_va_tin_hieu_dien_tim.pdf
Tài liệu liên quan