Luận văn Nghiên cứu và ứng dụng card điều khiển số DSP để thiết kế bộ điều khiển số trong điều khiển chuyển động

ực. - Điều khiển servo các truyền động ổ đĩa (disk drive). - Điều khiển truyền động điện. - Điều khiển các phương tiện cơ giới. - Điều khiển trấn động tích cực. - Trong các máy CNC,… và nó cũng rất thích hợp cho các tác vụ có liên quan đến xử lý tín hiệu số nói chung. Hạt nhân của DS1104 là bộ xử lý tín hiệu số dấu phẩy động (floating-point) thế hệ thứ ba TMS320F240 của hãng Texas Instruments. Bộ xử lý tín hiệu số được Hình 2.1- Card DS1104 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 51 bổ sung thêm một loạt thiết bị ngoại vi thường được sử dụng trong các hệ thống điều khiển số. Các bộ biến đổi tương tự-số và số-tương tự, một bộ xử lý tín hiệu số dựa trên các hệ con vào ra số và các giao diện cảm biến so lệch (incremental sensor) làm cho DS1104 trở thành một giải pháp bo mạch đơn lý tưởng cho một dải rộng các bài toán điều khiển số. DS1104 là Card được thiết kế theo chuẩn PC/AT, do đó nó có thể cắm vào máy tính qua cổng mở rộng ISA. Nó cũng có thể gắn vào hộp mở rộng dSPACE giao tiếp với máy tính. Hình 2.1 là hình dáng bên ngoài của DS1104. 2.2. Cấu trúc phần cứng của DS1104 2.2.1. Cấu trúc tổng quan DS1104 được xây dựng trên cơ sở vi xử lý tín hiệu số TMS320F240 của hãng Texas Instruments. ON-CHIP MEMORY (WORDS) Nguồn nuôi (V) Chu kì (ns) Số chân RAM FLASH EEPROM DATA DATA/PROG PROG 288 256 16K 5 20 PQ 132–P Ngoài ra, nó còn có hệ con ngoại vi khác phục vụ cho các ứng dụng xử lý tín hiệu số, giao tiếp với máy tính và bên ngoài,… Bộ xử lý chính:  MPC8240, PowerPC 603e core, 250 MHz  32 kByte internal cache Timer:  Một bộ Timer ước lượng lấy mẫu, bộ đếm lùi 32 bit  Bốn bộ Timer đa mục đích, 32 bit  Độ phân dải 64 bit để đo thời gian Bảng 2.1. Dung lượng các bộ nhớ của DS1104 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 52 Bộ nhớ:  32 Mbyte RAM DRAM (SDRAM)  8 Mbyte bộ nhớ Flash cho các ứng dụng Các ngắt điều khiển:  Các ngắt bởi timer, giao tiếp nối tiếp, DSP tớ, incremental encoder, ADC, PC chủ, 4 đầu vào từ bên ngoài.  Ngắt đồng bộ PWM Đầu vào tương tự:  4 kênh ADC, 16 bit, đa thành phần  Dải điện áp đầu vào  10V  Thời gian lấy mẫu 2us  Hệ số tín hiệu/ nhiễu >80 dB  4 kênh ADC , 12 bit  Dải điện áp  10V  Thời gian lấy mẫu 800ns  Hệ số tín hiệu/ nhiễu >65 dB Đầu ra tương tự:  8 kênh DAC, 16 bit, thời gian ổn định max 10us  Dải điện áp ra  10V Incremental Encoder:  2 đầu vào số, TTL hoặc RS422  Kênh encoder có độ phân dải 24 bit  Tần số xung max đầu vào là 1.65MHz. gấp 4 lần xung đếm tới 6.6MHz  Nguồn sensor 5V/0.5A Vào/ra số:  Vào/ra số 20 bit  Dòng ra 5mA Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 53 Giao tiếp:  RS232, RS485 và RS422 Hệ con DSP tớ:  Texas Instruments’ DSP TMS320F240  4 kWord of dual-port RAM  3 pha đầu ra PWM, 4 đầu ra đơn PWM  14 bit vào/ra số Đặc điểm vật lý:  Nguồn nuôi 5 V, 2.5 A / -12 V, 0.2 A /12 V, 0.3 A  Yêu cầu cần có khe PCI 32 bit 2.2.2. Ghép nối với máy chủ (Host Interface): DS1104 ghép nối với máy chủ qua một khối gồm 4 cổng vào/ra (I/O port) 16- bit và 3 cổng vào/ra 8-bit. Giao diện vào/ra được sử dụng để thực hiện việc cài đặt Hình 2.2. Sơ đồ khối của DS1104 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 54 cho bo mạch, tải chương trình xuống và truyền dữ liệu thời gian thực. Việc cài đặt bộ điều khiển bus kiểm tra và truyền dữ liệu cũng được thực hiện với giao diện vào/ra. Để đồng bộ hoá sự thực thi của DSP và các chương trình của máy chủ DS1104 sử dụng một cổng ngắt hai chiều để cho phép máy chủ có thể ngắt DSP và ngược lại. Giao diện vào/ra giữa máy chủ và DS1104 bao gồm một khối với 7 cổng vào/ra liên tiếp. Để chọn các địa chỉ cơ sở của khối này trong dải địa chỉ vào ra 64K của PC/AT (máy chủ), DS1104 sử dụng các chuyển mạch DIP (Dual In-line Package – vỏ hai hàng chân) gắn trên bo mạch. Giao diện với máy chủ của DS1104 chứa những thanh ghi có độ dài khác nhau (8 hoặc 16 bit). Khi truy cập vào một thanh ghi cụ thể thì phải sử dụng lệnh vào/ra tương ứng, chẳng hạn như muốn truy cập vào thanh ghi 8-bit thì phải sử dụng lệnh vào/ra 8-bit, còn muốn truy cập vào thanh ghi 16-bit thì phải dùng lệnh vào/ ra 16 bit. Nếu sử dụng các lệnh vào/ra 8-bit cho một thanh ghi rộng 16-bit thì kết quả sẽ bị lỗi. Nếu sử dụng ngôn ngữ cấp cao để lập trình cho các thanh ghi giao diện với máy chủ thì cần phải đảm bảo rằng chương trình dịch Compiler tạo ra các dòng lệnh chính xác. Một số thanh ghi giao diện với máy chủ phải được truy cập theo một thứ tự đặc biệt. Để ghi hoặc đọc bộ nhớ của DSP thì một trình tự đặc biệt là bắt buộc. a. Thanh ghi dữ liệu (Data Register): Địa chỉ Offset: 00H và 02H Thanh ghi dữ liệu là một thanh ghi đọc/ghi rộng 32 bit được sử dụng để truy cập vào các bộ nhớ off-chip (bên ngoài chip) của DSP. Các hoạt động ghi và đọc trên thanh ghi dữ liệu luôn được thực hiện tại vị trí bộ nhớ hiện đang được chọn bởi các thanh ghi địa chỉ LAR (Lower Address Register) và UAR (Upper Address Register). Vì máy chủ tại một thời điểm chỉ có thể truy cập 16 bit nên thanh ghi dữ liệu 32-bit được chia thành hai thanh ghi 16-bit: thanh ghi dữ liệu thấp hơn LDR (Lower Data Register) và thanh ghi dữ liệu cao hơn UDR (Upper Data Register). Để chuyển một từ dữ liệu 32-bit giữa bộ nhớ của máy chủ và của DSP cần có hai Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 55 phép ghi hoặc đọc liên tiếp. Đầu tiên, 16 bit thấp hơn được truy cập bằng cách sử dụng LDR. Sau đó, 16 bit cao hơn được truy cập thông qua UDR. Mạch chuyển đổi độ rộng bus trên bo mạch (on-board) lưu trữ tạm thời giá trị 32-bit và thực hiện chỉ một truy cập 32-bit đơn vào bộ nhớ của DSP. Để mạch chuyển đổi độ rộng bus hoạt động chính xác thì thứ tự truy cập LDR-UDR như được mô tả ở trên là bắt buộc. Nội dung của các thanh ghi LAR và UAR phải không đổi trong một truy cập 32-bit. Vì các thiết bị ngoại vi trên bo mạch của DS1104 được sắp xếp trong bộ nhớ của DSP nên thanh ghi dữ liệu cũng có thể dùng để truy cập vào các thiết bị này. Thanh ghi dữ liệu có thể được truy cập thậm chí cả khi DSP dang chạy cho phép chuyển dữ liệu chạy thực giữa máy chủ và DSP. b. Thanh ghi địa chỉ (Address Register): Địa chỉ Offset: 04H và 06H Thanh ghi địa chỉ là một thanh ghi ghi/đọc có độ rộng 19-bit được sử dụng để chọn vị trí của bộ nhớ chương trình của DSP. Vị trí bộ nhớ mà thanh ghi địa chỉ đang trỏ tới có thể được ghi và đọc thông qua thanh ghi dữ liệu. Thanh ghi địa chỉ được xây dựng bằng hai thanh ghi, thanh ghi 16-bit chứa 16 bit địa chỉ thấp A0A15 (LAR) và một thanh ghi 3-bit chứa các bit địa chỉ cao A16A18 (UAR). Thanh ghi địa chỉ có một chế độ tự động tăng/giảm cho phép chuyển khối giữa bộ nhớ của máy chủ và của DSP. Muốn cho phép chế độ này thì bit AUTOEN trong thanh ghi cài đặt (Setup Register) phải được đặt lên 1. Sau đó bit UPDOWN sẽ chọn chiều đếm. Nếu chế độ tự động tăng/giảm được cho phép thì nội dung của thanh ghi địa chỉ sẽ được tự động tăng/giảm sau khi hoàn tất một phép ghi hoặc đọc thanh ghi dữ liệu 32-bit. Điều này cho phép truy cập liên tiếp các khối của bộ nhớ DSP mà không cần thay đổi thanh ghi địa chỉ cho mỗi lần chuyển. Để truy cập thanh ghi địa chỉ thấp LAR cần có một chỉ lệnh vào/ra máy chủ 16-bit, còn để truy cập vào thanh ghi địa chỉ cao UAR cần phải sử dụng một chỉ lệnh vào/ra máy chủ 8-bit. Để truy cập lần sau vào cùng một vị trí bộ nhớ thanh ghi địa chỉ chỉ cần được ghi một lần. Chế độ tự động tăng/giảm phải được loại bỏ (disable) cho những ứng dụng kiểu này. Năm bit cao của UAR không xác định khi đọc và có giá trị 0 khi ghi. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 56 c. Thanh ghi trạng thái (Status Register): Địa chỉ Offset: 07H Thanh ghi trạng thái (STS) là một thanh ghi chỉ đọc 8-bit cung cấp thông tin về trạng thái của DS1104. Nó cho phép máy chủ đọc nhiều đường điều khiển của DSP, bộ điều khiển kiểm tra bus (TBC - Test Bus Controller) và một phần của thanh ghi cài đặt. STS: Bit Tên Chức năng 0 RESET14 Trạng thái tái lập (reset) Slave-DSP. RESET14=1 biểu thị Slave- DSP bị thiết lập lại, RESET14=0 biểu thị Slave-DSP đang chạy. 1 TBCINT Trạng thái ngắt TBC. TBCINT=1, một ngắt TBC tới máy chủ hoạt động. TBCINT=0, máy chủ đã hoàn tất dịch vụ ngắt. 2 RSTDSP Trạng thái tái lập TMS320C31. RSTDSP=1, DSP đã được reset. RSTDSP=0, DSP đang chạy. 3 TBCRST Đường reset TBC. TBCRST=1, TBC đã được reset. TBCRST=0, TBC đang chạy. 4 TBCRDY Đường sẵn sàng của TBC. TBCRST=0 khi TBC đang thực thi một lệnh. TBCRST=1 khi TBC đã kết thúc một lệnh. 5 DSPRDY14 Cờ sẵn sàng truyền thông Slave-DSP. DSPRDY14=1, Slave-DSP đã kết thúc việc thi hành lệnh. DSPRDY14=0, TMS320C31 đã ghi một lệnh và Slave-DSP chưa kết thúc việc thi hành lệnh 6 AUTOEN AUTOEN =1, Cho phép chế độ tự động tăng/giảm. AUTOEN =0, loại bỏ chế độ tự động tăng/giảm. 7 UPDOWN Chọn chế độ tăng/giảm. Chế độ tăng nếu UPDOWN=1. Chế độ giảm nếu UPDOWN=0. Bảng 2.2. Mô tả thanh ghi trạng thái d. Thanh ghi cài đặt (Setup Register): Địa chỉ Offset: 07H UPDOWN AUTOEN DSPRDY14 TBCRDY TBCRST RSTDSP TBCINT RESET14 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 57 Thanh ghi cài đặt (STP) là một thanh ghi chỉ ghi 8-bit dùng để điều khiển rất nhiều chế độ hoạt động và trạng thái của các tín hiệu điều khiển của DS1104, chẳng hạn trạng thái khởi động lại của DSP, Slave-DSP, TBC, các yêu cầu ngắt từ máy chủ tới DSP và chế độ tự động tăng/ giảm của thanh ghi địa chỉ. STP: Bit Tên Chức năng 0 RESET14 Trạng thái reset Slave-DSP. Ghi 1 để reset Slave-DSP. Ghi 0 sẽ khởi động lại (restart) Slave-DSP. RESET14 phải giữ mức logic cao ít nhất 2ms. Khi khởi động Slave-DSP bị reset. 1 RSTDAC Reset DAC. Ghi 1 sẽ đặt DAC trong chế độ reset. Điện áp ra được đặt xuống 0 và thanh ghi chế độ DA được đặt chế độ khuếch đại đồng nhất một cực. Ghi 0 sẽ ngắt đường reset DAC. Khi khởi động RSTDAC=1. Lưu ý rằng thanh ghi chế độ DA phải được đặt chế độ khuếch đại đồng nhất và hai cực sau khi RSTDAC được áp dụng 2 RSTDSP Reset TMS320C31. Ghi 1 để reset DSP. Ghi 0 sẽ ngắt đường reset và cho phép DSP bắt đầu thực thi chương trình. Khi khởi động, TMS320C31 bị reset. 3 TBCRST Reset TBC. Ghi 1 sẽ reset TBC. Ghi 0 sẽ khởi động lại TBC. Khi khởi động TBCRST =1 4 IRQDSP Yêu cầu ngắt của máy chủ tới DSP. Ghi 1 sẽ yêu cầu một ngắt DSP trên đường DSPINT3. Ghi 0 sẽ không tác động gì. 5 IRQEOI Kết thúc của ngắt máy chủ. 6 AUTOEN Cho phép chế độ tự động tăng/giảm thanh ghi địa chỉ. AUTOEN=1, Cho phép chế độ tự động tăng/giảm. AUTOEN =0, loại bỏ chế độ tự động tăng/giảm. Khi khởi động AUTOEN=1 7 UPDOWN Chọn chế độ tăng/giảm. Chế độ tăng nếu UPDOWN=1. Chế độ UPDOWN AUTOEN IRQEOI IRQDSP TBCRST RSTDSP RSTDAC RESET14 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 58 giảm nếu UPDOWN=0. Khi khởi động UPDOWN=1 Bảng 2.3. Mô tả thanh ghi cài đặt e. Thanh ghi dữ liệu TBC: Địa chỉ Offset: 08H Thanh ghi dữ liệu TBC (TBCDR) là một thanh ghi ghi/đọc 16-bit dùng để truy cập vào TBC trên bo mạch. TBC có 24 thanh ghi địa chỉ 16-bit, các thanh ghi này có thể được chọn thông qua thanh ghi địa chỉ TBC (TBCAR). Để truy cập vào một thanh ghi bất kỳ, đầu tiên địa chỉ thanh ghi phải được đặt bằng cách ghi vào thanh ghi địa chỉ TBC, sau đó phép ghi hoặc đọc được thực hiện bằng cách sử dụng thanh ghi dữ liệu TBC. f. Thanh ghi địa chỉ TBC: Địa chỉ Offset: 0AH Thanh ghi địa chỉ TBC (TBCAR) là một thanh ghi ghi/đọc 8-bit gồm 5 đường địa chỉ TBC A0A4. Trước khi đọc hoặc ghi một thanh ghi TBC, TBCAR phải được đặt tới một địa chỉ thanh ghi tương ứng. Sau khi thiết lập TBCAR, dữ liệu có thể được chuyển sử dụng TBCDR. Lưu ý khi ghi thì 3 bit cao của TBCAR nên đặt bằng 0. g. Cổng ngắt DSP tới máy chủ: DS1104 có một cổng ngắt hai chiều cho phép DSP yêu cầu ngắt máy chủ và ngược lại. Cổng ngắt DSP tới máy chủ bao gồm hai bit điều khiển (ATREQ và IRQAT) trong thanh ghi IOCTL và bit IRQEOI trong thanh ghi STP. Để yêu cầu một ngắt DSP tới máy chủ thì DSP phải đặt bit ATREQ. Điều này tạo ra một yêu cầu ngắt trên đường ngắt máy chủ được chọn bởi chân chọn ngắt. Sau khi hoàn thành dịch vụ ngắt, máy chủ sẽ đặt bit IRQEOI trong thanh ghi STP. Cờ IRQAT trong thanh ghi IOCTL biểu diễn trạng thái của đường ngắt máy chủ, cho phép DSP nhận ra khi máy chủ kết thúc phục vụ ngắt. Để yêu cầu một ngắt máy chủ tới DSP, máy chủ phải đặt bit IRQDSP trong thanh ghi cài đặt STP. Điều này sẽ đặt cờ IRQDSP trong thanh ghi IOCTL và tạo ra một ngắt INT3 tới DSP. Nếu INT3 được cho phép trong thanh ghi cho phép ngắt (IE) của TMS320F240 và bit cho phép ngắt toàn cục (GIE) được đặt lên 1 trong Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 59 thanh ghi trạng thái của DSP, một lời gọi ngắt tới địa chỉ 000004H được thực hiện. Sau khi ngắt máy chủ tới DSP được phục vụ, DSP phải thông báo cho máy chủ biết phục vụ ngắt đã hoàn tất. Điều này được thực hiện bằng cách ghi vào bit DSPEOI3 trong thanh ghi IOCTL, cờ DSPINT3 và đường ngắt INT3 sẽ bị reset. Sau đó cờ ngắt trong thanh ghi cờ ngắt của DSP phải được xoá. 2.2.3. Các thành phần chủ yếu của DS1104 2.2.3.1. Bộ xử lý tín hiệu số DSP TMS320F240: Bộ xử lý tín hiệu số DSP TMS320F240 TMS320F240 (F240) là một thành viên của họ bộ điều khiển DSP dựa trên nền tảng bộ xử lý tín hiệu số 16 bit TMS320C2xx. Họ vi xử lý này đã được tối ưu hoá cho các ứng dụng điều khiển số động cơ và chuyển động. Các bộ điều khiển số DSP phối hợp TMS320 được tăng cường lõi CPU C2xLP khi thiết kế với chi phi thấp, có nhiều khả năng xử lý hiệu xuất cao và một số điểm nổi trội trong tối ưu hoá ngoại vi cho các ứng dụng điều khiển động cơ và chuyển động. Ngoại vi bao gồm module quản lý sự kiện đê tạo ra các Timer đa mục đích và bộ ghi so sánh để tạo ra 12 đầu ra PWM, và các bộ biến đổi tương tự - số kép 10 Bit (ADC). Một số đặc trưng quan trọng của TMS320F240: - Hiệu suất cao với ứng dụng công nghệ CMOS +Tương thích với họ TMS320C2xx - Lõi là họ CPU T320C2xLP + Mã nguồn tương thích với TMS320C25 + Có thể nâng cấp để tương thích với TMS320C5x + Tích hợp trong vỏ Plastic 132 chân + Thời gian thực hiện lệnh 50ns - Thích hợp với nhiệt độ trong công nghiệp và các phương tiện chuyển động - Bộ nhớ + 544 Words × 16 Bits of On-Chip Data/Program Dual-Access RAM Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 60 + 16K Words × 16 Bits of On-Chip Program ROM (‟C240)/Flash EEPROM (‟F240) + 224K Words × 16 Bits of Total Memory Address Reach (64K Data, 64K Program and 64K I/O, and 32K Global Memory Space) - Module quản lý các sự kiện + 12 kênh so sánh và điều chế độ rộng xung PWM + 3 bộ Timer đa mục đích 16 bit với 6 chế độ, bao gồm cả chế độ đếm tiến lùi + 3 bộ so sánh 16 bit với vùng chết + 3 bộ so sánh đơn 16 bit + 4 bộ thu thập dữ liệu Hình 2.3. Vi xử lý tín hiệu số DSP TMS320F240 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 61 - Module kép biến đổi 10-Bit Analog-to-Digital - 28 chân vào/ra có thể lập trình đơn và đa năng - Phase-Locked-Loop (PLL)-Based Clock Module - Watchdog Timer Module (With Real-Time Interrupt) - Module giao thức truyền thông nối tiếp (SCI) - Module giao thức ngoại vi nối tiếp (SPI) - 6 ngắt mở rộng (Power Drive Protect, Reset, NMI, and Three Maskable Interrupts) - 4 chế độ hoạt động tết kệm năng lượng - Ước lượng vòng quét cở bản - Phát triển các công cụ sẵn có +Texas Instruments (TI) ANSI C Compiler, Assembler/Linker, and C-Source Debugger + Scan-Based Self-Emulation (XDS510) + hỗ trợ phát triển điều khiển mờ, hướng điều khiển số động cơ thứ 3 Trên đây chỉ giới thiệu một số đặc trưng cần thiết cơ bản của TMS320F240 giúp hiểu kiến trúc và hoạt động của DS1104. DS1104 sử dụng tính năng quản lý bus của TMS320F240 giúp máy chủ có thể truy cập vào tất cả các bộ nhớ off -chip, cho phép các hoạt động download nhanh mà không yêu cầu một chương trình giám sát chạy trên DSP. DS1104 còn bao gồm một giao diện nối tiếp tốc độ cao có thể được sử dụng cho truyền thông giữa một vài bo mạch xử lý tín hiệu số nhằm hình thành hệ thống nhiều bộ xử lý (multi-processor). TMS320F240 hỗ trợ các ngắt mềm có thể lập trình được mềm dẻo và các ngắt ngoài thường được ứng dụng trong các ứng dụng điều khiển truyền động thời gian thực. TMS320F240 có 3 loại ngắt chính: Reset, ngắt cứng, ngắt mềm. Ngoài ra còn cung cấp một đường tín hiệu thông báo về trạng thái sẵn sàng của bus, được sử dụng để làm cho TMS320F240 thích ứng về thời gian với các thiết bị ngoại vi khác nhau trên bo mạch. Thanh ghi điều khiển bus của TMS320F240 được lập trình để sử dụng tín hiệu sẵn sàng từ bên ngoài. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 62 a. C¸c ng¾t ngoµi cña DSP: Tên các ngắt Thứ tự ưu tiên RESET 1 TI RESERVED 2 NMI 3 INT1 4 INT2 5 INT3 6 INT4 7 INT5 8 INT6 9 TI RESERVED 10 Bảng 2.4. Các ngắt cứng của DSP Các ngắt được điều khiển bởi module hệ thống và bộ quản lý sự kiện Ngoại vi Đường ngắt System Module INT1 INT5 INT6 NMI Event Manager INT2 INT3 INT4 b. Bản đồ bộ nhớ của DSP TMS320F240: DSP TMS320F240 được bổ sung thêm 3 không gian địa chỉ riêng biệt cho vùng nhở chương trình, vùng nhớ dữ liệu và các cổng vào/ra. Mỗi một không gian Bảng 2.5. Quản lý các ngát cứng Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 63 có tổng số 64K 16Bit Word. Trong khoảng 64K Word của không gian dữ liệu, từ 256 đến 32K word ở phần đỉnh của vùng nhớ có thể được xác định để mở rộng bộ nhớ chung, khi được chỉ định bởi vùng nhớ địa phương (GREG). Việc truy cập vào vùng nhớ chung được điều khiển bởi tín hiệu đảo BR. Các ngắt ngoài Dùng cho bên ngoài On-Chip DARAM B0 (CNF = 1) hoặc Bên ngoài (CNF = 0) Dự trữ Các ngắt (On-Chip) On-Chip ROM† (Flash EEPROM) (8 x 2K Segments) Dùng cho bên ngoài On-Chip DARAM B0 (CNF = 1) hoặc Bên ngoài (CNF = 0) Dự trữ Dùng cho bên ngoài Dự trữ Ghi chế độ điều khiển Flash Dự trữ Điều khiển bộ ghi khi chế độ đợi đươc tạo ra Bộ ghi bản đồ bộ nhớ và dự trữ On-Chip DARAM B2 Dự trữ On-Chip DARAM B0 (CNF = 0) hoặc Dự trữ (CNF = 1) On-Chip DARAM B1 Dự trữ Cấm Cấm Dùng cho bên ngoài Dự trữ Bộ ghi bản đồ bộ nhớ ngoại vi (hệ thống, WD, ADC, SPI, SCI, các ngắt, I/O) Bộ ghi bản đồ bộ nhớ ngoại vi (Quản lý sự kiện) Hình 2.4.Bản đồ bộ nhớ của DSP Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 64 c. Bộ nhớ: Bộ xử lý tín hiệu số TMS320F240 cung cấp hai chế độ hoạt động khác nhau: chế độ vi xử lý và chế độ máy vi tính. Chế độ máy vi tính tối thiểu hoá các yêu cầu phần cứng bên ngoài trong các ứng dụng cuối cùng. Tuy nhiên, trong khi phát triển Dự trữ Bộ ghi mặt nạ và ngắt Bộ ghi toàn bộ vùng nhớ địa phương Bộ ghi các cờ ngắt Bộ ghi các cờ ngắt Cấm Bộ ghi cấu trúc hệ thống và điều khiển Watchdog Timer và bộ ghi điều khiển PLL ADC SPI SCI Cấm Bộ ghi các ngắt ngoài Cấm Bộ ghi các đầu điều khiển vào/ra số Cấm Bộ ghi Timer đa mục đích Dự trữ Bộ ghi so sánh, PWM và vùng chết Dự trữ Bộ ghi Capture & QEP Dự trữ Bộ ghi mặt nạ che ngắt, vector và cờ Dự trữ Bộ ghi bản đồ bộ nhớ và dự trữ On-Chip DARAM B2 Dự trữ On-Chip DARAM B0 (CNF = 0) Dự trữ (CNF = 1) On-Chip DARAM B1 Dự trữ Cấm Peripheral Frame 1 Peripheral Frame 2 Dự trữ Cấm Mở rộng (Dùng cho bên ngoài) Hình 2.5.Bản đồ bộ nhớ ngoại vi của DSP TMS320F240 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 65 chương trình, chế độ vi xử lý lại phù hợp hơn. Trong chế độ này, tất cả các tìm nạp (fetch) lệnh đều được thực hiện từ bộ nhớ ngoài, thường là RAM trong các hệ thống phát triển DS1104 sử dụng chế độ vi xử lý của TMS320F240 để có được sự điều khiển bộ nhớ đầy đủ bởi máy chủ. Các chương trình của người sử dụng có thể được tải xuống (download), giám sát, hoặc thay đổi tại bất kỳ thời điểm nào ngay cả khi DSP đang chạy. Bộ nhớ của DS1104 đủ nhanh để cho phép hoạt động với trạng thái đợi bằng không ở tốc độ đồng hồ giới hạn là 60 MHz. d. Giao diện nối tiếp: TMS320F240 bao gồm một cổng nối tiếp cung cấp truyền thông trực tiếp với các thiết bị khác nhau như các bộ biến đổi số-tương tự ADC nối tiếp hoặc các DSP khác. Hoạt động của cổng nối tiếp được điều khiển bởi nhiều bit chế độ, các thanh ghi của TMS320F240 và có thể được lập trình cho chiều dài dữ liệu từ 8-32 bit trong rất nhiều chế độ hoạt động đồng bộ và không đồng bộ. Tốc độ truyền và nhận dữ liệu được quyết định bởi một máy phát xung đồng hồ có thể lập trình được ở bên trong hoặc một nguồn xung đồng hồ ở bên ngoài. 2.2.3.2. Hệ con AD (Analog to Digital): DS1104 có hai loại ADC Analog to Digital Converter – Bộ chuyển đổi tương tự/số): - Hai bộ chuyển đổi tương tự - số ADC 16-bit có tần số lấy mẫu là 256 KHz. - Hai bộ chuyển đổi tương tự - số ADC 12 bit có tần số lấy mẫu là 800 KHz. Điện áp đầu vào là 10V, tất cả các đường trở về đều phải nối đất. Để tránh các vòng lặp đất (ground loops) nên sử dụng các đường trở về riêng biệt cho tất cả các cảm biến và điểm đất của các cảm biến nên được cách ly với nhau. Sự chuyển đổi bắt đầu bằng cách đặt các bit từ STROBE AD1 tới STROBE AD4 trong thanh ghi IOCTL. Trạng thái đầu ra của các ADC có thể giám sát được bằng cách đọc các bit từ BUSY AD1 tới IOCTL BUSY AD4 của thanh ghi IOCTL. Điều này cho phép DSP có thể theo dõi được sự chuyển đổi dòng và đọc dữ liệu Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 66 ADC sau khi quá trình chuyển đổi kết thúc. Hình 2.6 biểu diễn sơ đồ khối của hệ con AD. Trong đó các địa chỉ của các thanh ghi dữ liệu ADC được cho trong bảng 2.2 Địa chỉ Thanh ghi 023000H Kênh 1: Thanh ghi dữ liệu ADC 16-bit 023001H Kênh 2: Thanh ghi dữ liệu ADC 16 bit 023002H Kênh 3: Thanh ghi dữ liệu ADC 12 bit 023003H Kênh 4: Thanh ghi dữ liệu ADC 12 bit Bảng 2.6. Các địa chỉ thanh ghi của hệ con AD a. ADC 16-bit DS1104 gồm hai ADC 16-bit có tích hợp mạch lấy mẫu và giữ chậm. Mỗi ADC có một bộ biến đổi tương tự /số AD kiểu xấp xỉ liên tiếp SAR và một mạch lấy mẫu/giữ chậm. Thời gian biến đổi của mỗi bộ biến đổi đạt 4s. Đầu ra của các ADC được căn lề bên trái của từ DSP 32-bit (hình 2.7) và có thể được đọc bằng cách sử dụng các thanh ghi dữ liệu ADC tương ứng. Hình 2.6. Sơ đồ khối của hệ con AD Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 67 b. ADC 12-bit DS1104 gồm hai ADC 12-bit có tích hợp mạch lấy mẫu/giữ chậm. Mỗi ADC có một bộ biến đổi tương tự /số AD kiểu xấp xỉ liên tiếp SAR với một mạch lấy mẫu/giữ chậm và được điều khiển số bởi các đơn vị hiệu chỉnh offset (lệch không). Thời gian biến đổi của mỗi bộ biến đổi đạt 1,25s. Đầu ra của các ADC được căn lề bên trái của từ DSP 32-bit (hình 2.8) và có thể được đọc bằng cách sử dụng các thanh ghi dữ liệu ADC tương ứng. c. Hiệu chỉnh lệch không (Offset Calibration) Mạch đầu vào của ADC được đặc trưng bởi một đơn vị hiệu chỉnh dùng để bù các sai số lệch không. Mạch này được dùng để xoá bỏ các sai số lệch không của mạch tương tự phía trước và các mạch ADC chứ không dùng để bù các lệch không của cảm biến bên ngoài. Đơn vị hiệu chỉnh bao gồm một thiết bị EEPROM (Electrically Erasable Programmable Read-Only Memory) được nối với một DAC (Digital to Analog Converter) nhằm cung cấp một điện áp nhỏ bù vào điện áp vào của ADC. Nó được điều chỉnh khi chế tạo DS1104 và không cần thay đổi trong điều kiện làm việc bình thường. d. Mạch vào của ADC Hình 2.9 biểu diễn mạch vào của ADC: 2.2.3.3. Hệ con DA (Digital to Analog): Hình 2.7. Định dạng dữ liệu của ADC 16-bit Hình 2.8. Định dạng dữ liệu của ADC 12-bit Hình 2.9. Mạch đầu vào của ADC Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 68 DS1104 gồm một DAC 12-bit, 4 kênh với phạm vi điện áp đầu ra có thể lập trình được. Hệ con DA bao gồm 4 thanh ghi dữ liệu, 4 thanh ghi đầu ra, một thanh ghi chế độ và một bit STROBE (STROBE DA)trên thanh ghi IOCTL. Trong đó các địa chỉ của các thanh ghi dữ liệu DAC được cho trong bảng 2.3 Địa chỉ Thanh ghi 022000H Kênh 1: Thanh ghi dữ liệu DAC 022001H Kênh 2: Thanh ghi dữ liệu DAC 022002H Kênh 3: Thanh ghi dữ liệu DAC 022003H Kênh 4: Thanh ghi dữ liệu DAC 026000H Thanh ghi chọn chế độ 026001H Thanh ghi chuyển chế độ Bảng 2.7. Các địa chỉ thanh ghi của hệ con DA Hình 2.10. Sơ đồ khối của hệ con DA Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 69 Sự căn lề của thanh ghi dữ liệu DAC trong từ DSP 32-bit như được biểu diễn trên hình 2.11. Các DAC có điện áp đầu ra mỗi kênh là ± 10 V. Các đường trở về của các đầu ra được nối với đất hệ thống. a. Hiệu chỉnh khuếch đại và lệch không (Offset and gain Calibration) Mạch đầu và