Luận văn Thiết kế và chế tạo thiết bị đo ECG giao tiếp với máy tính

là khuếch đại thuật toán như Hình 3.4. Điện áp ngõ ra của mạch khuếch đại này là : Vout – Vref = – (V1 – V2).(1 + 2.R2 / R1).(R4 / R3) Nếu như điện áp ngõ vào giống nhau ( common mode) V1 = V2 thì ngõ ra Vout = 0, mặt khác nếu V1 ≠ V2 thì áp vi sai (V1 – V2) sẽ cho ta một độ lợi vi sai. Vì hầu hết các loại nhiễu đều có áp giống nhau (common mode) nên khi qua bộ khuếch đại vi sai chúng sẽ tự triệt tiêu lẫn nhau, do đó ta có thể loại trừ bớt nhiễu khi cho tín hiệu đi qua bộ khuếch đại vi sai. Bộ khuếch đại ba op-amp này thường được gọi là khuếch đại thuật toán. Nó có trở kháng vào cao, CMRR cao và có độ lợi khuếch đại có thể điều chỉnh được bởi điện trở R1. Mạch khuếch đại này thường được ứng dụng rộng rãi trong việc đo lường điện thế sinh học bởi vì nó loại bỏ được nhiễu có điện áp giống nhau tồn tại trong cơ thể người bệnh. Hình 3.4. Khuếch đại vi sai ba op-amp 3.2.2.2. Lọc nhiễu Trong nhiều thiết bị điện tâm đồ hiện đại người ta thường sử dụng hệ thống driven– right–leg. Đó là bệnh nhân không cần nối đất toàn bộ, thay vào đó là một điện cực được gắn ở chân phải của bệnh nhân và được kết nối với ngõ ra của một op-amp bổ phụ. Điện Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 39 áp có mode chung trên cơ thể bệnh nhân sẽ bị phát hiện bởi hai điện trở thường, bị đảo, khuếch đại và hồi tiếp về chân phải. Phần hồi tiếp âm của mạch đưa điện áp có mode chung về mức thấp. Mạch này cũng đảm bảo cho bệnh nhân một số an toàn về điện vì op-amp bổ phụ sẽ bão hòa khi một điện áp cao xuất hiện giữa bệnh nhân và đất. [3]. Hình 3.5. Mạch “driven-right-leg” giảm nhiễu mode chung đến mức thấp nhất. Tín hiệu điện tim sau khi qua bộ khuếch đại thuật toán vẫn còn bị ảnh hưởng bởi nhiễu. Do đó ta cần phải thiết kế một mạch lọc thông thấp (low-pass filter) để loại trừ các thành phần nhiễu ở tần số cao, một mạch lọc thông cao (high-pass filter) để loại bỏ các thành phần nhiễu DC (dòng trực tiếp). Cuối cùng là một mạch lọc Notch (notch filter) được sử dụng để loại bỏ các thành phần ảnh hưởng của điện nguồn. Hình 3.6. Bộ lọc Notch Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 40 Hình 3.6. trên biễu diễn băng thông của bộ lọc Notch, tại tần số 60Hz băng thông sẽ bị cắt về 0, tất cả những tín hiệu nhiễu có tần số 50/60Hz sẽ bị loại bỏ. Hình 3.7. Bộ lọc thông thấp (low-pass) Bộ lọc low-pass này được thiết kế chỉ cho những tín hiệu có tần số nhỏ hơn 100Hz đi qua, mà tín hiệu điện tim có tần số trong dải từ 0.05Hz đến 100Hz, nên tất cả những tín hiệu có tần số lớn hơn 100Hz (trong đó có nhiễu ở tần số cao) sẽ bị loại bỏ như minh họa ở hình trên. Hình 3.8. Bộ lọc thông cao (high-pass). Còn bộ lọc high-pass này được thiết kế chỉ cho những tín hiệu có tần số lớn hơn 0.05Hz như tín hiệu điện tim đi qua, những tần số nhỏ hơn 0.05Hz (thường là nhiễu) sẽ bị loại bỏ. Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 41 3.2.2.3.Ý nghĩa của bộ lọc: Hình 3.9. Ý nghĩa bộ lọc Tín hiệu mà ta thu được trên thực tế lúc nào cũng bị nhiễu nhiều so với tính toán lý thuyết. Do đó, để tín hiệu được thu nhận và thể hiện được đúng bản chất của nó thì ta nên dùng các loại bộ lọc kể trên để loại bỏ bớt nhiễu đi. Sau khi loại bỏ nhiễu, tín hiệu cho ra sẽ trung thực hơn. Và hình sau đây sẽ minh họa điều đó: Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 42 Hình 3.10. Tín hiệu sinh học sau khi qua bộ lọc nhiễu. 3.2.2.4. Thiết kế a. Sơ đồ khối của bộ khuếch đại lọc nhiễu b. Thiết kế mạch khuếch đại Như đã nói ở phần trên, tín hiệu điện tim có biên độ và tần số rất nhỏ so với điện áp chung của nhiễu cao (high common noise voltage), thêm vào đó là các điện cực ngày nay có trở kháng ngõ ra rất cao. Chính vì những đặc tính này mà bộ khuếch đại cũng phải được thiết kế với trở kháng vào rất cao, dòng bias thấp, điện áp offset thấp và tỷ số triệt Mạch khuếch đại instrument AD = 100 Mạch lọc thông cao AH = 1 Mạch lọc thông thấp AL = 1 Mạch khuếch đại Ag = 10 Ngõ vào vi sai Mạch lọc notch AN = 1 Ngõ ra của mạch khuếch đại_lọc nhiễu Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 43 cách chung CMRR cao (> 60dB). Một thiết bị analog thuật toán AD620 đã đáp ứng được tất cả các đặc tính thiết kế trên. Đây chính là một công cụ lý tưởng để thiết kế ra một bộ khuếch đại tương đối chính xác. Hình 3.11 trình bày sơ đồ mạch khuếch đại sinh thế (biopotential amplifier) sử dụng AD620. Hình 3.11. Sơ đồ mạch khuếch đại sinh thế sử dụng AD620 Trong sơ đồ trên, RG dùng để thay đổi độ lợi khuếch đại theo công thức : G = 1+(49.4k / RG). Đó cũng là đặc tính của AD620. Với độ chính xác cao, độ lợi của mạch khuếch đại thuật toán sử dụng AD620 chỉ cần một con điện trở ngoài để chỉnh độ lợi từ 1 đến 10 000 lần. Tuy nhiên, điều quan trọng ở đây là con AD620 lại không có mặt trên thị trường thành phố Hồ Chí Minh, vấn đề được đặt ra là linh kiện nào có thể thay thế cho AD620. Một mạch khuếch đại thuật toán lọc nhiễu không dùng AD620 mà thay vào đó là op-amp LM324. Ưu điểm của con op-amp LM324 là độ lợi khuếch đại cao (100V/mV), điện áp offset nhỏ (khoảng 2 mV) nên ta không cần phải điều chỉnh điện áp offset. [3]. Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 44 Hình 3.12. Sơ đồ chân LM324 Một con quad op-amp bao gồm bốn con LM324 ở bên trong (hình 3.12) nên mạch thiết kế sẽ nhỏ và gọn hơn. Dòng bias rất nhỏ khoảng 45 nA, CMRR = 70dB. Với những đặc tính này thì LM324 cũng đáp ứng tốt cho mạch khuếch đại thuật toán và lọc nhiễu. Tuy nhiên LM324 không đạt độ chính xác bằng AD620. Tín hiệu điện tim là tín hiệu điện có biên độ rất nhỏ (0.5 – 3mV), nên mạch khuếch đại lọc nhiễu được thiết kế ở đây phải có độ lợi khuếch đại là 1000 để đảm bảo tín hiệu điện tim phù hợp với mức điện áp vào của bộ chuyển đổi ADC, điều này sẽ được trình bày rõ ở phần kế tiếp. Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 45 Hình 3.13. Khuếch đại thuật tốn. Trên đây là sơ đồ mạch khuếch đại thuật toán tổng quát độ lợi khuếch đại sẽ được quyết định bởi các điện trở R1, R2, R3, R4. Sau đây là sơ đồ thiết kế mạch khuếch đại vi sai với độ lợi được chọn là 101. Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 46 +12V J2 IN1 1 - + U1A LM324 3 2 1 4 11 - + U1B LM324 5 6 7 4 11 +12V R2 10k R5 10k R6 100k 0 +12V C2 0.01uF C1 0.01uF -12V R7 100k R3 10k 0 R28 2k 0R4 10k - + U1C LM324 10 9 8 4 11 J1 IN0 1 -12V -12V Hình 3.14. Sơ đồ thiết kế mạch khuếch đại Ta có: Vout = -(V1 – V2)(1+2R6/R28)(R5/R2) = - 101 (V1 – V2). Đây là kết quả thu được trên oscilloscope như sau: Tín hiệu vào oscilloscope là tín hiệu sin được tạo ra từ máy tạo sóng AG_203D có biên độ ngõ ra khoảng 3mV, tần số là 40Hz. Và kết quả thu được hiển thị trên oscilloscope là: Hình 3.15. Tín hiệu vào OUT Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 47 Tín hiệu ra từ tầng khuếch đại thuật toán sẽ được khuếch đại lên 101 lần. Hình 3.16. Tín hiệu ra ở tầng khuếch đại Tín hiệu sau khi qua bộ khuếch đại lọc nhiễu sẽ được khuếch đại lên 1000 lần, hình dưới đây là kết quả thu được, tín hiệu đã được lọc nhiễu có biên độ đã được khuếch đại 1000 lần là khoảng 3V. Hình 3.17. Tín hiệu ra ở tầng khuếch đại lọc nhiễu Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 48 c. Các yếu tố điện trường và từ trường ảnh hưởng tới việc khuếch đại tín hiệu điện tim Aûnh hưởng của điện trường 50/60Hz Các dây dẫn điện lưới và các vật dẫn điện lưới đều sinh ra điện trường quanh nó. Điện trường này gây tác động tới máy ghi điện tim, dây điện cực và cơ thể bệnh nhân. Do điện áp lưới có tần số 50/60 Hz nên điện trường mà nó sinh ra cũng biến thiên theo tần số trên. Sự biên thiên này sẽ sinh ra từ trường gây nhiễu tín hiệu sóng điện tim. Đó là lý do vì sao ta dùng bộ lọc Notch để khử nhiễu. Ta cho máy phát sóng AG_203D phát tín hiệu dạng Sin có biên độ 3mV ở tần số 60Hz để kiểm tra ngõ ra của mạch khuếch đại lọc nhiễu có dùng mạch lọc Notch. Hình 3.18. Máy phát sóng Sin AG_203D Do có sử dụng mạch Notch filer nên ở tầng số 60Hz ta sẽ thấy biên độ tín hiệu giảm đến mức thấp nhất. Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 49 Hình 3.19. Notch filter Kết quả thu được như sau: Hình 3.20. Tín hiệu ra sau khi đã cho qua bộ lọc Notch Sơ đồ thiết kế mạch khuếch đại lọc nhiễu được vẽ trên orcad: Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 50 -12V 0 - + LM324 10 9 8 4 11 0 R10 10K +12V C6 0.01uF +12V +12V J3 OUT 1R15 10k R6 100k J2 IN1 1 R2223.7k 13 2 R26 24.3 1 3 2 R24 12.1k1 3 2 C9 0.1uF R18 10k +12V - + U1A LM324 3 2 1 4 11 0 - + U1B LM324 5 6 7 4 11 R3 10k +12V C4 10u C3 10u +12V R25 12.1k1 3 2 0 - + U2D LM324 12 13 14 4 11 - + U2B LM324 5 6 7 4 11 C10 0.22uF 0 +12V C8 0.047uF 0 R21 226k 1 3 2 R4 10k R2323.7k 13 2 C11 0.22uF 0 R28 2k - + U1D LM324 12 13 14 4 11 R5 10k 0 J1 IN0 1 R2 10k -12V J4 POWER SUPPLY 1 2 3 R19 10k -12V 0 0 -12V - + U2A LM324 3 2 1 4 11 C2 0.01uF C1 0.01uF 0 R7 100k +12V C7 0.01uF +12V -12V -12V -12V - + U1C LM324 10 9 8 4 11 R11 100k R20453k 1 3 2 -12V -12V 0 Hình 2.21. Sơ đồ mạch thiết kế bộ khuếch đại và lọc nhiễu Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 51 Mạch khuếch đại và lọc nhiễu sau khi đã được thiết kế và thi công: Hình 3.22. Mạch khuếch đại lọc nhiễu được thiết kế trên thực tế 3.2.3. Bộ chuyển đổi ADC 3.2.3.1.Khái niệm chung Ngày nay việc truyền đạt tín hiệu cũng như quá trình điều khiển và hiển thị phần lớn được thực hiện theo phương pháp số. Trong khi đó, các tín hiệu tự nhiên lại có dạng tương tự như : nhiệt độ, áp suất, cường độ ánh sáng, âm thanh... Để kết nối giữa nguồn tín hiệu tương tự với hệ thống xử lý số người ta thường dùng mạch chuyển đổi ADC (ananlog to digital converter) nhằm biến đổi tín hiệu tương tự (analog) sang tín hiệu số. Trong trường hợp ngược lại cần biến đổi tín hiệu số sang tương tự ta dùng các mạch DAC (digital to analog converter). 3.2.3.2. Giới thiệu Chip ADC0809 Linh kiện thu thập dữ liệu ADC0809 là linh kiện CMOS đơn tinh thể, có mạch biến đổi tương tự sang số A/D (analog to digital converter), mạch đa hợp 8 kênh (8 – channel multiplexer) và mạch logic điều khiển tương thích với bộ vi xử lý. Mạch biến đổi A/D 8 bit sử dụng phép xấp xỉ liên tiếp làm kỹ thuật biến đổi. Mạch biến đổi được đặc trưng Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 52 bằng mạch so sánh, mạch chia điện áp 256 điện trở có cây chuyển mạch tương tự (analog swich tree) và thanh ghi xấp xỉ liên tiếp (successive approximation register). Mạch đa hợp 8 kênh có thể truy cập trực tiếp bất kỳ tín hiệu nào trong 8 tín hiệu tương tự ở ngõ vào của ADC0809. Linh kiện này loại bỏ các nhu cầu hiệu chỉnh zero và toàn giai (full-scale) bên ngoài. Tính giao diện dễ dàng với các bộ vi xử lý được cung cấp bởi các ngõ vào địa chỉ mạch ghép kênh được chốt và được giải mã, và các ngõ ra 3-trạng thái TTL được chốt. Thiết kế của ADC0809 được tối ưu hóa bằng cách kết hợp chặt chẽ các khía cạnh được ưa chuộng nhất của kỹ thuật biến đổi A/D. ADC0809 cho ta tốc độ cao, độ chính xác cao, phụ thuộc tối thiểu vào nhiệt độ, độ chính xác và tính lặp lại trong thời gian dài rất tốt, công suất tiêu thụ ít nhất. Với các tính chất này làm cho linh kiện phù hợp lý tưởng trong các ứng dụng, từ xử lý và điều khiển máy móc đến các ứng dụng của người tiêu thụ và các ứng dụng tự động.
Sơ đồ chân của ADC0809 Hình 2.23. Sơ đồ chân ADC0809 Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 53
Ý nghĩa các chân • IN0 đến IN7 : 8 kênh ngõ vào tương tự. • A, B, C : ba chân giải mã chọn một trong 8 ngõ vào IN0 đến IN7. • 2-1 đến 2-8 : ngõ ra song song 8 bit. • ALE : cho phép chốt địa chỉ. • START : xung cho phép bắt đầu quá trình chuyển đỗi. • CLK : xung clock. • REF (+) : điện thế tham chiếu dương. • REF ( - ) : điện thế tham chiếu âm. • VCC : nguồn cung cấp DC cho chip ADC hoạt động.
Các đặc điểm của ADC0809 • Chip ADC0809 có độ phân giải 8 bit. • Có 8 ngõ thu nhận tín hiệu, cho phép ta thu nhận cùng lúc các tín hiệu điện tim thuận tiện cho việc so sánh. • Sai số tổng không hiệu chỉnh là ± 1/2 LSB và ±1 LSB. • Thời gian chuyển đổi là 100µs ở tần số 640 kHz. • Nguồn cung cấp VCC = +5V. • Điện áp ở 8 kênh ngõ vào bị giới hạn trong khảng 0 đến +5V. • Tần số xung clock 10 kHz đến 1280 kHz. • Nhiệt độ hoạt động -40o đến 85o. • Công suất thấp khoảng 15mW. • Dễ dàng giao diện với tất cả các bộ vi xử lý. Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 54 • Không cần điều chỉnh zero hoặc toàn giai. • Hoạt động với chuẩn điện áp 5 VDC hoặc chuẩn điện áp được hiệu chỉnh theo khoảng điện áp tương tự ở ngõ vào. • Các ngõ ra tương thích với các đặc tính của mức điện áp TTL.
Cấu tạo của ADC Hình 3.24. Sơ đồ khối của ADC 0809 Các tín hiệu của ba đạo trình chuẩn của sóng điện tim sẽ ở dạng tương tự (analog) được đưa vào 3 kênh ngõ vào của ADC 0809. Tại một thời điểm thì bộ chọn kênh chỉ cho một tín hiệu đi qua ở một kênh. Sau khi qua tầng đệm và tầng khuếch đại sẽ được lấy mẫu để đưa vào bộ chuyển đổi A/D. Sau 100µs ở 8 kênh ngõ ra ta thu được 8 bit nhị phân là tín hiệu số (digital).
Nguyên lý hoạt động của ADC0809 Nguyên lý hoạt động chính của ADC là dựa trên phương pháp làm rời rạc tín hiệu thông qua việc lấy mẫu theo biên độ hoặc theo thời gian. Sau đó các mẫu này sẽ được cho xấp xỉ liên tiếp. Nên tín hiệu ngõ ra sẽ được lấy xấp xỉ của tín hiệu ngõ vào. Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 55 Hình 3.25. Nguyên lý hoạt động của ADC0809 Chip ADC0809 có 8 kênh ngõ vào tương tự cho phép giám sát đồng thời 8 bộ cảm biến đưa vào các chân từ IN0 đến IN7. Ngõ ra 8 bit có thể chọn 1 trong 8 ngõ vào tương tự để chuyển đổi sang số 8 bit. Các ngõ vào được chọn bằng cách giải mã địa chỉ nhờ 3 chân: ADD A, ADD B, ADD C như bảng trạng thái sau : Sau khi chọn kênh thì ta chốt địa chỉ bằng cách kích hoạt chân cho phép chốt địa chỉ ALE (Adress Latch Enable), tức là đưa một xung thấp lên cao để chốt địa chỉ. Sau khi kích xung START thì bộ chuyển đổi bắt đấu hoạt động ở cạnh xuống của xung START, quá trình chuyển đổi bắt đầu được thực hiện trong thời gian khoảng 100µs , Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 56 tức là khoảng 8 xung clock (tính từ cạnh cuống của xung START) thì quá trình chuyển đổi kết thúc và được báo hiệu bằng ngõ ra EOC xuống mức thấp. [4] Thanh ghi xấp xỉ liên tiếp SAR (successive approximation register) thực hiện 8 lần lặp lại để xấp xỉ điện áp ngõ vào. Đối với bất kì mạch chuyển đổi nào thuộc loại SAR, số lần lặp lại là n lần cho mạch biến đổi n-bit. Hình 3. dưới đây trình bày một thí dụ điển hình cho mạch biến đổi 3-bit. Ở các chip ADC0808 và ADC0809, kỹ thuật xấp xỉ được mở rộng đến 8-bit sử dụng mạng 256R. Giả sử chip ADC biến đổi 3-bit thì ta có 23 = 8 mức, tức là điện áp mỗi mức sẽ tương ứng với điện áp ngõ vào chia cho 8, đó cũng chính là độ phân giải của ADC. Nhưng với ADC0809 có khả năng chuyển đổi 8 bit thì ta có 28 = 256 mức, vậy độ phân giải của ADC0809 sẽ bằng điện áp vào chia cho 256. Các điện áp VREF (+) và VREF (-) sẽ thiết lập nên điện áp tham chiếu. Nếu VREF (-) = GND và VREF (+) = +5V thì độ phân giải là 5V/256 = 19.53mV≈ 20mV. Lúc này bit có trọng số lớn nhất (MSB _ ngõ ra ở chân 2-1) được tích cực, tất cả các bit còn lại không tích cực, đồng thời ADC tạo ra điện thế có giá trị VREF /2 được đem so sánh với điện thế ngõ vào VIN. Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 57 Nếu VIN ≥ VREF /2 thì bit MSB ở mức 1, ngược lại thì bit MSB ở mức 0. Tương tự như vậy cho bit kế bit MSB (ngõ ra ở chân 2-2) được tích cực và ADC tạo ra điện thế có giá trị VREF /4 và cũng được so sánh với điện áp ngõ vào VIN. Nếu VIN ≥ VREF /4 thì bit này ở mức 1 và ngược lại ở mức 0. Cứ như vậy cho đến bit LSB thì điện áp ADC tạo ra là VREF / 256 được đem so sánh với VIN. Vậy nếu ta có điện áp vào là 1V thì ta có 1V/19.53mV ≈ 51 mức, tín hiệu ra ở dạng số Binary thì 51D = 00110011B. Trong suốt quá trình chuyển đổi thì chân OE (Output Enable) được đặt ở mức 1, muốn đọc được dữ liệu ra thì chân OE phải xuống mức 0. Nếu trong quá trình chuyển đổi có một xung START tác động thì lập tức ADC sẽ ngưng quá trình chuyển đổi. Tóm lại quá trình chuyển đổi của ADC bắt đầu từ việc chọn kênh ngõ vào, sau đó cho một xung kích đến chân START và chốt địa chỉ bằng một xung thấp lên cao đến chân ALE, kế đến là cho phép tín hiệu ngõ ra OE và cuối cùng là việc kiểm tra chân EOC để biết quá trình chuyển đổi đã kết thúc hay chưa. Tất cả những công việc điều khiển trên đều do vi điều khiển họ 8051 thực hiện và điều này sẽ được trình bày ở phần kế tiếp về vi điều khiển). Hình 3.27. Sơ đồ khối của ADC0809 Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 58 3.2.3.3. Phối hợp tín hiệu Phối hợp tín hiệu là một thuật ngữ được sử dụng rộng rãi trong lĩnh vực thu nhận dữ liệu. Hầu hết các bộ cảm biến đều đưa ra tín hiệu dạng điện áp, dòng điện, dung kháng hay trở kháng. Tuy nhiên khisử dụng bộ chuyển đổi ADC thì ta cần chuyển đổi các tín hiệu này về điện áp để đưa đến đầu vào của bộ chuyển đổi ADC. Sự chuyển đổi này được gọi chung là phối hợp tín hiệu. Phối hợp tín hiệu có thể chuyển dòng thành áp hoặc khuếch đại tín hiệu. Ở đây cảm biến điện tim hay điện cực cho ta tín hiệu ra ở dạng điện áp nên phối hợp tín hiệu ở đây là khuếch đại và lọc nhiễu. 3.2.3.4. Thiết kế chi tiết
Thiết kế mạch tạo xung clock Có thể nói xung clock là trái tim của mọi mạch số, nếu không có xung clock thì không có mạch số. ADC0809 là một mạch số, vì vậy để ADC hoạt động được ngoài việc cấp nguồn VCC là 5V cho nó thì ta không thể quên mạch cấp xung clock cho ADC. Mạch tạo xung clock có rất nhiều dạng, thông dụng vẫn là mạch sử dụng IC 555, ví dụ như sơ đồ mạch như sau: Hình 3.28. Sơ đồ mạch xung clock dùng IC 555 Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 59 Để cho một quá trình chuyển đổi kéo dài trong khoảng thời gian 100s thì ADC phải được cấp một xung clock có tần số 640 kHz. Vì vậy ta phải chọn linh kiện thích hợp cho mạch phát xung sử dung IC 555. Ta có công thức tính tần số của mạch 555 như sau: f = 1 / (0.693 * (R1+2*R2)*C). Mà tần số ta cần là f = 640 kHz, nếu ta chọn C = 560pF thì (R1+2*R2) = 1/ (0.693*640*103*560*10-12) = 4kΩ. Suy ra, ta chọn R2 = 1.5kΩ và R1 = 1kΩ. Hình 3.29. Mạch xung clock 555 thực tế Theo tính toán trên thì mạch tạo xung clock sử dụng IC555 phát ra một xung clock có dạng xung vuông. Nhưng trên thực tế, mạch tạo xung clock dùng IC555 chỉ hoạt động ổn định ở tần số dưới 500 kHz. Nên nếu sử dụng mạch này để tạo ra xung clock có tần số 640 kHz thì sẽ không ổn định. Một phương án khác thay thế cho IC555 là sử dụng các cổng NOT để tạo dao động. Sáu cổng NOT được tích hợp trong một IC 74LS04 là giải pháp được chọn để tạo xung clock cho ADC hoạt động. Sơ đồ mạch dùng 74LS04 được vẽ trên orcad như sau: Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 60 R1 820 C1 1nF U3C 74LS04 56 U3B 74LS04 34 U3A 74LS04 12 Hình 3.30. Sơ đồ thiết kế mạch tạo xung clock Hình 3.31. sơ đồ chân IC 74LS04 Tần số dao động của mạch là: f = 1/(2RC) = 1/(2*820*1nF) = 610 kHz. Mạch thực tế như hình sau: Hình 3.32. Mạch thiết kế thực tế OUT Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 61 Ở tần số 610 kHz, ADC sẽ có thời gian chuyển đổi lớn hơn 100µs nhưng ta vẫn có thể chấp nhận được. Với tình trạng chất lượng linh kiện ở nước ta hiện nay không cho phép tạo ra một tần số chính xác với lý thuyết là 640 kHz. Kết quả thu được trên dao động ký như sau: Hình 3.33. Kết quả tạo xung clock được kiểm chứng
Thiết kế mạch tạo điện áp chuẩn Vref • Thiết kế bộ nguồn Để cho ADC hoat động, ngoài mạch cấp xung clock ta con phải cấp nguồn cho ADC là nguồn +5V. Có rất nhiều phương pháp để tạo ra áp +5V nhưng phổ biến vẫn là dùng IC LM7805 để tạo ra nguồn +5V. Bên cạnh đó ta cũng cần cung cấp nguồn cho op-amp LM324 của bộ khuếch đại lọc nhiễu hoạt động. Op-amp LM324 cần nguồn cung cấp để hoạt động là nguồn đôi, ở đây ta dùng nguồn đôi có điện áp là ±12V để cung cấp cho op- amp LM324. Mạch tạo nguồn đôi thông dụng là mạch sử dụng IC 7812 để tạo nguồn dương và sử dụng IC 7912 để tạo nguồn âm. Tuy nhiên nguồn đôi được tạo bằng hai loại IC kể trên thì không được ổn định, sẽ bị gợn điện áp AC gây ra nhiễu. Để đạt được độ ổn định cho bộ nguồn ta sử dụng IC ổn áp là LM317 để tạo nguồn dương và LM337 để tạo nguồn âm. Sơ đồ mạch của bộ nguồn đôi ±12V và nguồn +5V đươc vẽ bằng orcad 9.2 như sau: Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 62 -12V C20 100uF 1 2 0 R16 1k C18 100uF 1 2 R17 270 U4 LM337H 3 1 2 VIN AD J VOUT +12V C14 1uF 1 2 C17 100uF 1 2 R15 1k J3 +5V 1 J2 -12V1 - + D9 RS407L 2 1 3 4 R115K 1 3 2 U8 LM7805/TO 1 2 3VIN G N D VOUT R125K 13 2 C16 1uF 1 2 +5V J5 GND1 15V R14 240 U10 LM317 3 1 2VIN AD J VOUT - + D10 RS407L 2 1 3 4 C19 2200 J1 +12V1 0V D12 LED D13 LED C13 1uF 1 2 C15 1uF 1 2 D14 LED 15V C12 2200uF R13 240 J4 ngo v ao bien ap 1 2 3 C11 2200uF Hình 3.34. Sơ đồ mạch thiết kế bộ nguồn. Và mạch nguồn đôi ±12V được thiết kế trên thực tế như hình sau: Hình 3.35. Mạch nguồn ±12V trên thực tế Luận văn tốt nghiệp Trường ĐH Bách Khoa TP.HCM 63 Do IC LM317 và LM337 là loại IC ổn áp, tín hiệu ngõ ra sẽ ít bị gợn AC và tương đối phẳng hơn nhiều so với khi ta dùng loại IC khác để tạo điện áp đôi. Kết quả kiểm tra trên đã được kiểm chứng trên oscilloscope. Hình 3.36. Các đường biểu diễn điện áp ±12V trên oscilloscope Ở hình trên, đường biểu diễn ở phía trên thể hiện điện áp ngõ vào +12V, và đường phía dưới là điện áp ngõ vào –12V. Như hình trên ta quan sát thấy hai đường điện áp hiển thị tương đối ổn định, đả