Thiết bị SDH, cấu trúc mạng và các chế độ bảo vệ

A1 A1 A2 A2 A2 C1 NU NU NU NU A1 B1 D1 H1 Y1 Y1 H2 E1 D2 D3 F1 1 1 H3 H3 H3 B2 B2 B2 K1 K2 NU NU Z2 Z2 D4 D7 D10 S1 D5 D8 D11 H1 Z1 Z1 D6 D9 D12 E2 Vùng tải trọng 261 bytes x 9 9 hàng RSOH MSOH 270 bytes 261 bytes 2.2.9.Cấu trúc khung SOH: Hình 2.21. Cấu trúc khung SOH. RSOH: A1, A2: Các Byte đồng bộ khung có cấu trúc cố định dùng để nhận dạng điểm bắt đầu khung STM-1, giá trị nhị phân của chúng là: A1 = 11110110( F6H) A2 = 00101000( 28H) B1: Giám sát lỗi bit của từng đoạn lặp.Đây là từ mã 8 bit ký hiệu BIP-8, byte B1 được giám sát và tính toán và tính toán bởi tất cả các trạm lặp và bộ ghép kênh trên tuyến SDH. C1: Byte nhận dạng STM-1.Byte này mang số thứ tự của khung STM-1 khi ghép thành STM-N. Đầu thu dựa vào thông tin ở byte này để nhận biết vị trí của luồng STM -1 bất kì nằm trong khung tín hiệu STM-N. D1, D2, D3: Kênh số liệu, để truyền số liệu giữa các trạm lặp với tốc độ 192Kb/s được dùng cho việc vận hành và quản lý các trạm lặp, kênh này có thuật ngữ là DCCr (Data Communication Channel Situated in the Repeater Section Overhead). E1: Kênh nghiệp vụ (Orderwire Channel) Byte E1 dùng để truyền tiếng nói hoặc số liệu giữa các trạm lặp. khi ghép nhiều khung STM- 1 để tạo ra một STM-N thì byte E1 chỉ hiện diện trong khung STM-1 thứ nhất. F1: Kênh người sử dụng, byte F1 dành cho người điều hành mạng. Byte này chỉ hiện diện trong khung STM-1 thứ nhất của một STM-N. MSOH: B2: Giám sát lỗi bit của một đoạn ghép, 3 byte này hợp thành một từ mã 24 bit và ký hiệu là BIP-24, chúng dùng để kiểm tra chẵn lẻ chứa tổng được tính và chèn vào trong các Byte B2 bằng các bội ghép kênh truyền dẫn tín hiệu SDH. Bộ ghép kênh nhận tín hiệu SDH cũng sẽ tính tổng kiểm tra và so sánh nó với nội dung của các byte B2. Tổng này được tính trước khi đi vào toàn bộ khung STM-N trừ các byte chứa RSOH. Giá trị được lưu trữ và sau đó đưa vào các byte B2 của khung tiếp theo. D4 á D12: Kênh số liệu, 9 byte này được cung cấp luồng 576Kb/s dành cho việc vận hành và quản lý các bộ ghép kênh trên đường truyền SDH. Kênh này có thuật ngữ là DCCm (Data Communication Channel in the Multipler Section Overhead). K1,K2: Kênh APS (Automatic Protection Switching), hai byte này được E2: Kênh nghiệp vụ, giống như byte E1 nhưng chỉ phục vụ cho bộ ghép kênh. dùng chủ yếu cho tín hiệu liên quan đến việc bảo vệ đoạn ghép kênh, ngoài ra byte K2 còn được dùng cho truyền dẫn tín hiệu bảo dưỡng. Chức năng của 3 bit của byte K2 là truyền dẫn tín hiệu báo động, khi dòng tin gặp lỗi trên đường truyền thì sẽ có báo động. Có hai loại báo động: AIS (Alarm Indication Signal- Tín hiệu chỉ thị báo động) MS FERF (Multiplexer Section Far End Receive Failure–Sự cố thu từ xa vùng ghép kênh) Chỉ thị báo động bằng cách đặt một số bit giá trị 1 như sau : Byte K2: Các bit 6,7,8 đặt là 1: MSAIS (Chỉ thị báo động vùng ghép kênh) Giá trị con trỏ AU-4 đặt là 1: Path AIS (Chỉ thị báo động của đường truyền VC-4) Giá trị của con trỏ TU-12 đặt là 1: Path AIS (Chỉ thị báo động của đường truyền VC-12) Giá trị con trỏ TU-3 đặt là 1: Path AIS (Chỉ thị báo động của đường truyền VC-3) S1: Byte chỉ trạng thái đồng bộ hoá; Bit 5á8 của byte S1 Trạng thái đồng bộ hoá 0000 Kém chất lượng 0010 Theo khuyến nghị G811(độ ổn định 10-11) 0100 Đồng bộ chuyển tiếp theo khuyến nghị G812 (độ ổn định là 10-8) 1000 Đồng bộ nội hạt,theo khuyến nghị G812 1011 Nguồn nhịp của thiết bị đồng bộ hoá 1111 Không sử dụng cho đồng bộ hoá Bảng 2.4. Trạng thái đồng bộ hoá. Z1, Z2: Các byte dự trữ, chúng có trong tất cả các STM-1 của tín hiệu STM-N, giá trị và chức năng của các byte này chưa được quy định. 2.2.10.POH: Vì chức năng của POH là mang thông tin thông báo vị trí nơi mà container sẽ được truyền đến nên POH được đưa vào container và hình thành các VC, POH chứa tất cả các thông tin cần thiết để đánh giá chất lượng truyền dẫn. Tuỳ theo sự phân cấp của VC có hai kiểu VC POH: 1.POH của VC-1 và VC-2: Trong kiểu truyền dẫn Floating (nổi) của VC-1 và VC-2 thì mỗi đa khung 500ms người ta xen một byte V5 được xem như là một POH. Byte V5 thực hiện các chức năng sau: - Giám sát lỗi bit - Làm nhãn tín hiệu. - Chỉ thị trạng thái đường của VC-1 hoặc VC-2. Cấu trúc của byte V5 như (hình 2.22) sau: Chức năng của các bit trong byte V5: BIP-2 FEBE RFI Nhãn tín hiệu L1 L2 L3 FERF 1 2 3 4 5 6 7 8 Hình 2.22. Chức năng các bits trong byte V5. BIP-2: Đây là từ mã 2 bit để giám sát lỗi bit. Các bit 1, 2 được sử dụng để giám sát lỗi trong VC-1 và VC-2 được đặc trưng bởi mã BIP-2, việc kiểm tra được tiến hành trong toàn bộ VC-n sau đó được lưu trữ lại rồi truyền sang VC-n kế tiếp. FEBE (Far End Block Error- Lỗi khối đầu xa) Bit 3 này để thông báo lỗi được phát hiện bởi trạm xa trong VC-n cuối cùng thu nhận được. + Khi có lỗi, bit 3 có trạng thái 1. + Khi không có lỗi, bit 3 có trạng thái 0. RFI (Remote Failure Indication-Chỉ thị sự cố đầu xa) Bit 4 này được sử dụng để thông báo trạm xa có sự cố. Khi trạm xa có sự cố thì bit4 có trạng thái 1.Khi trạm xa không có sự cố thì bit 4 có trạng thái 0. Nhãn tín hiệu: Gồm các bit 5, 6, 7. L1L2L3 Nhãn tín hiệu 000 Không trang bị 001 Có trang bị, không đặc trưng 010 Không đồng bộ,Floating mode 011 Đồng bộ bit,Floating mode 100 Đồng bộ byte,Floating mode 101 Không trang bị 110 Không trang bị 111 Không trang bị FERF (Far End Receive Failure- Sự cố thu đầu xa) Bit 8 này chỉ thị cảnh báo đầu xa. Khi mất tín hiệu thu ở đầu xa hoặc tín hiệu chỉ thị cảnh báo của tuyến AIS thì bit 8 có trạng thái 1. Khi bình thường thì bit 8 có trạng thái 0. Chỉ thị cảnh báo này được cài trong POH phát về hướng trạm xuất phát (hướng ngược lại). 2. POH của VC-3, VC-4: POH của VC-3 là cột đầu tiên gồm 9 hàng trong số 85 cột,POH của VC-4 là cột đầu tiên gồm 9 hàng trong số 261 còn lại. POH của VC-3 hoặc VC-4 gồm 9 byte được sắp xếp như trong (hình 2.23) dưới đây: 1 2 3 . . 9 J1 B3 C2 G1 F2 H4 Z3 Z4 Z5 VC-3 hoặc VC-4 Ttường tin Hình 2.23: POH của VC-3 hoặc VC-4. Chức năng của các byte: J1: Byte định tuyến VC-n Byte này được sử dụng để truyền thông báo đường, thực chất đây là một kênh có tốc độ 64Kb/s thông báo đường mà dữ liệu sẽ được truyền, nó đảm bảo cho VC được truyền đi đúng hướng. B: Byte giám sát lỗi (BIP -8: Bit Interleaved Parity- cờ chẵn lẻ chèn bit). Byte này có chức năng giám sát lỗi truyền nối giữa hai VC-3 hoặc VC-4. Đây là từ mã 8 bit, được hình thành bằng cách đếm từng bit trong các byte của container trước đó và đặt 0 hoặc 1 cho các bit trong BIP-8 của VC-3 hoặc VC-4 hiện tại sao cho trọng số là chẵn. C2: Nhãn tín hiệu, dùng để nhận dạng kiểu sắp xếp của các tín hiệu được sử dụng để cấu tạo thành VC-n. Hiện nay chỉ sử dụng 2 trong 256 giá trị của C2. Giá trị thu được của C2 sau giải trộn khác giá trị 0 có nghĩa là tuyến VC-3/VC4 được trang bị. C2 có các giá trị sau: Mã nhị phân Chỉ thị tuyến VC-31,VC-32 hoặc VC-4 00000000 Không được trang bị(như ở bộ triệt cảnh báo) 00000001 Được trang bị 00000010 Cấu trúc TUG 00000011 TUG kiểu Locked 00000100 Luồng không đồng bộ 34Mbps hoặc 45Mbps trong C3 00010010 Luồng không đồng bộ 140Mbps trong C4 00010011 ATM 00010100 MAN(DQDP) 00010101 FDDI(Dùng cho mạng dữ liệu) G1: Byte trạng thái luồng. Từ mã này mang thông tin về trạng thái của tín hiệu thu và gửi lại thông tin này cho phía phát. Byte này mạng 2 loại thông tin : - FEBE (Far End Block Error- Lỗi khối đầu xa) gồm 4 bit, chỉ số lỗi bit B3 được kiểm tra bởi “đầu xa”, ở trong VC-n cuối cùng FEBE có thể được gán các giá trị từ 0 (0000)(không có lỗi ) đến 7 (0111). - FERF (Far End Remote Failure- Sự cố từ xa). Một bit chỉ ra rằng có sự cố ở “đầu cuối xa” 3 bit còn lại không được dùng. 1 2 3 4 5 6 7 8 FERF Không sử dụng FEBE Hình 2.24: Cấu trúc của byte G1. F2: Kênh nghiệp vụ Byte này được dùng để thông tin giữa những người khai thác mạng. H4: Chỉ thị đa khung. Chức năng của byte này như là nhãn hiệu của khung trong trường hợp dữ liệu được bố trí trong đa khung gồm nhiều container cấp thấp hơn, H4 chứa thông tin về việc đa khung có được sử dụng hay không và được sử dụng để đánh nhãn các khung con. Z5: Byte kiểm tra mạng mức thấp. Z3, Z4: Các byte dự phòng hiện nay chưa sử dụng. CHƯƠNG III SắP XếP LuồNG PDH VàO KHUNG SDH 3.1.Sắp xếp luồng 140 Mbit/s vào Container C-4. Luồng PDH 139.264 Mbit/s đưa đến phần tử C- 4. Trong khoảng thời gian 125ms, C-4 tiếp nhận 2176 byte và bổ xung thêm 164 byte để đạt được tốc độ định mức ở đầu ra là 2340 byte/khung. Phần tử VC-4 tiếp nhận tải trọng này cộng với 9 byte VC-4 POH. Vậy khung tín hiệu 125ms của VC-4 chứa 2349 byte. 1 20 1 9 180 khối = 9 hàng x 20 khối Hình 3.1. Cấu trúc khối của C-4. Do vậy, số bit trong khung C-4 là : 261x9x8000 = 18792000 (bit) Số bit trong luồng PDH là: 139.264 (Mbit/s)x125(ms) = 17408 (bit) Vì số bit trong luồng PDH là rất ít nên không phải tất cả các bit trong khung C-4 đều được dùng để mang thông tin. Một khung tín hiệu PDH có thể sắp xếp thành một container VC-4. Một VC-4 bao gồm 261 cột, mỗi cột gồm 9 byte. C-4 gồm có 9 hàng, mỗi hàng 260 byte. Mỗi hàng lại được chia thành 20 khối, mỗi khối 13 byte, trong đó 12 byte mang các bit dữ liệu của luồng 140 Mbit/s, còn lại byte thứ 13 dùng cho mục đích khác và được kí hiệu: W, X, Y hoặc Z. W 96 I X 96 I 96 I Y 96 I Y 96 I Y X 96 I 96 I Y 96 I Y 96 I Y X 96 I 96 I Y 96 I Y 96 I Y X 96 I 96 I Y 96 I Y 96 I Y X 96 I 96 I Y 96 I Z 1 byte 12 byte I: Information. S: Justification Opportunity. R: Fixed Stuff. C: Justification Control. O: Overhed. Hình 3.2. Một hàng gồm 20 khối trong C-4. Thành phần của các byte này như sau: W = I I I I I I I I X = C R R R R R O O Y = R R R R R R R R Z = I I I I I I S R ý nghĩa của các bit trên: I: Các bit mang thông tin. C: Bit điều khiển chèn để thông báo bit chèn không cố định trên là bit dữ liệu hay không phải bit dữ liệu. Tại đầu thu tín hiệu sẽ dựa vào đó dể xác định đó là bit dữ liêu hay không phải bit dữ liệu. Vì có 5 byte X nên có 5 bit C: C = 0 0 0 0 0 -> bit S là bit thông tin. C = 1 1 1 1 1 -> bit S là bit chèn. R: Các bit để làm đầy (bit độn cố định), đây là trường hợp chứa các byte chèn cố định dùng để chèn tín hiệu 140 Mbit/s vào trong khung SDH,các bit R sẽ được gắn vào vị trí trống không truyền tín hiệu 140 Mbit/s. Nội dung của bit R chưa được quy định cụ thể trong các chuẩn hiện nay và nó sẽ được tách ra tai đầu thu. O: Bit OH dùng Overhead phụ. S: Bit chèn, trong mỗi hàng có 1 bit S dùng để chèn (gọi là bit chèn không cố định), bit này được dùng hoặc không được dùng như một bit dữ liệu nhằm để khắc phục sự sai lệch tần giữa hệ thống SDH và PDH. Như vậy ta có: Tốc độ các bit I trong C-4 (tốc độ hữu ích ) là ( 96 bits I x 20 khối +14bit I/hàng) x 9 hàng x 8000(lần/s) = 139,248(Mbit/s). Tốc độ 139,248 nhỏ hơn tốc độ nhánh là 139,264 Mbit/s.Do đó phải chèn thêm mỗi dòng1 bít S với tốc dộ chèn tối đa như sau: 1 bit(S) x 9 hàng x 8000 lần/s = 72 Kbit/s Vậy tốc độ bit trong C-4 tối đa bây giờ là: 139,248 Mbit/s +0,072 Mbit/s = 139,320 Mbit/s Nhóm các 5 bit C điều khiển chèn trong mỗi dòng được sử dụng để điều khiển bit S: Nếu C = 00000 thì S là bit thông tin(không chèn). Nếu C = 11111 thì S là bit chèn. Sở dĩ điều khiển chèn cần 5 bit là để tránh trường hợp do tác động của nhiễu gây nên lỗi bit, nếu có tác động của nhiễu thì tối thiểu vẫn còn 3 bit đúng mang thông tin chèn hoặc không chèn. Lúc đó, đầu thu vẫn nhận biết theo luật số đông để xử lý. Giá trị của S là khi bit chèn không quy định cụ thể, có thể là bit 0 hoặc 1 luồng tín hiệu 140Mbit/s sau khi được bố trí vào trong C-4 sẽ được cộng thêm từ mào đầu POH tạo thành VC-4. Sau đó VC-4 lại được cộng thêm AU-4 PTR tạo thành AU-4. AU-4 kết hợp với SOH tạo nên khung truyền dẫn STM-1. RS0H AU-4PTR MSOH J1 B3 Z5 C2 G1 F2 H4 Z3 Z4 AU-4 STM1 VC-4 20 khối 13 byte của C4 VC-4 POH 13 byte 1 byte 261 byte 9 byte 3 5 1 Hình 3.3. Sắp xếp tín hiệu 140Mbit/s vào VC-4. 3.2. Sắp xếp nhánh 34 Mbit/s vào Container C-3. 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I C C C 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I C C C 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I C C C 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I 3.8 I C C C A 3.8 I 3.8 I B 8 1 9 hàng (độ dài 1 khung=125às) J1 B3 C2 G1 F2 H4 Z3 Z4 Z5 T1 T2 T3 Ngăn 3byte x 8 bit I 48,384 Mbit/sI I= Information bit=34,334 Mbit/s Justification indicator =R R R R R R R R =Stufing C=R R R R R R C1 C2 A = R R R R R R R R B = S2 I I I I I I I S1 và S2 : Justification opptunity POH 84 cột x 1 byte Ti Hình 3.4. Cấu trúc ghép luồng 34 Mbit/s vào khung C-3. Theo (hình 3.4), khung C-3 gồm 9 hàng, mỗi hàng chứa 84byte và cứ 3 hàng tạo thành 1 nhóm và trong mỗi hàng có 4byte trong đó người ta dùng 3byte để truyền dữ liệu (tín hiệu 34Mbit/s) còn 1byte để truyền dữ liệu X, C, A, B, có cấu trúc như sau: X = R R R R R R R R C = R R R R R R C1 C2 A = R R R R R R R S1 B = S2 I I I I I I I ý nghĩa các bit như sau * I là bit thông tin. * R là bit làm đầy (trong trường hợp này là bit nhồi cố định). * S1,S2 và C1, C2 là bit đồng chỉnh. Trong mỗi nhóm 3 hàng có 2 bit S1,S1 dùng để đồng chỉnh( gọi là các bit đồng chỉnh không cố định ). Ngưòi ta dùng các bit này để khắc phục sự sai lệch tần số giữa hệ thống PDH và hệ thống SDH. Đối với mỗi nhóm bit đồng chỉnh người ta dùng 5 bit khác là C1, C2 trong nhóm 3 hàng đó để thông báo bit đồng chỉnh trên là bit nhồi đồng.Tại đầu thu, các bit điều khiển nhồi sẽ được tách ra để xác định chức năng các bit tương ứng. Một container C-3 gồm 9 hàng x 84byte có độ dài khung 125 ms. Số bit trong một container C-3 là: 9 x 84 x 8 bit = 6048 bit. Tốc độ bit của C-3 là: 6.048 bit x 8000 lần/s = 48.384 Mbit/s Để xác định số bit được được sử dụng để mang thông tin trong C-3, C-3 được chia làm 3 nhóm T1, T2, T3 có cấu trúc như nhau, mỗi nhóm gồm 3 hàng x 84 byte (tức 252 byte). Tốc độ luồng PDH là: 34.368 Mbit/s.vậy tốc độ này nhỏ hơn nhiều so với tốc độ bit của C-3 nên không phải toàn bộ các byte trong C-3 đều được sử dụng để mang thông tin. Số bit thông tin I trong 3 nhóm T1,T2,T3 là: ((59 ngăn x 3 I byte) +1byte ) +7 bit trong byte B = 1431 bit Tốc độ bit thông tin I trong C-3 là: 1431bit x 3 x 8.000 lần/s = 34.344Mbit/s Vì tốc độ này còn nhỏ hơn tốc độ của tín hiệu PDH 34,368 Mbit/s nên phải dùng thêm các bit đệm S. Tốc độ bit đệm S cực đại là : ( 3 lần bit S1 và S2 ) 2 x 3 x 8000 lần/s =48 Kbit/s Vậy tốc độ bit thông tin cực đại của C-3: 34.344 Mbit/s +0.0048 Mbit/s = 34.392 Mbit/s 48 kbit/s 34.392 Mbit/s 34.344 Mbit/s 34.368 Mbit/s Luồng PDH 34.368 Mbit/s đã được sắp xếp vào C-3 bằng kỹ thuật chèn bit dương. Do có sự cân chỉnh, SDH có thể tải được tín hiệu có mức tốc độ bit từ 34.344 Mbit/s đến 34.392 Mbit/s. Sau khi C-3 được tạo thành, nó sẽ được cộng thêm 1byte POH và trở thành VC-3, sau đó được gắn thêm 1byte con trỏ TU để tạo nên TU-3 TU-3 sẽ được ghép vào khung VC-4, sau đó kết hợp với con trỏ AU trở thành AU-4 và cuối cùng được ghép vào khung truyền dẫn STM-1. 3.3. Sắp xếp luồng 2Mbit/s vào Container C-3. Người ta bố trí luồng 2 Mbit/s vào trong C-12 và các phương pháp được bố trí như sau: Không đồng bộ: tín hiệu 2 Mbit/s không được đòng bộ với tín hiệu SDH. Đồng bộ bít: tín hiệu 2 Mbit/s sẽ đươc đồng bộ với tín nhiệu SDH. Khung truyền dẫn 2 Mbit/s sẽ được đồng bộ với tín hiệu SDH. Đồng bộ byte: cả tốc độ và khung truyền dẫn của tín hiệu 2 Mbit/s đều được đồng bộ với tín hiệuSDH. Ngoài ra còn có 2 kiểu hoạt động sau: Kiểu nổi ( Floating mode ):tín hiệu 2 Mbit/s được thả nổi trong VC- 4, điểm bắt đầu của tín hiệu được xác định bởi con trỏ. Kiểu chốt(Locked mode): tín hiệu nhánh 2Mbit/s được chốt trong VC-4, điểm bắt đầu của tín hiệu được cố định trong VC-4, trường hợp này không cần sử dụng con trỏ. a. Phương pháp sắp xếp không đồng bộ và đồng bộ byte theo kiểu Floating Nhánh 2Mbit/s có thể là loại có cấu trúc (được tổ chức thành các khung) hoặc là loại không có cấu trúc. Do sự khác biệt này dẫn đến 2 phương pháp sắp xếp nhánh 2 Mbit/s vào container C-12. Các bít được đưa vào C-12 ngay khi nó được chuyển đến mà không cần tính đến sự có mặt hay không có mặt của cấu trúc byte cũng như cấu trúc khung. Sự hiệu chỉnh xảy ra ở mức bit trong C-12. Ta tính tính tốc độ của thông tin của C-12 trong đa khung VC-12 lần lượt như sau: Số bit thông tin có trong đa khung 500 às là: (3x 32 byte x 8 bit) + (31 byte x 8 bit) + 7 bit I = 1.023 bit Vậy tốc độ thông tin của C-12 là: 1.023 bit x 2.000 lần/s = 2.046 Kbit/s Tốc độ này nhỏ hơn nhiều so với tốc độ của nhánh PDH (2.048 Kbit/s ± 102 bit/s), để hiệu chỉnh phải dùng kỹ thuật chèn âm. Tốc độ hiệu chỉnh của bit S 1: 1bit x 2.000 lần/s = 2 Kbit/s Tốc độ hiệu chỉnh của bit S 2: 1 bit x 2.000 lần/s = 2 Kbit/s =>Tốc độ hiệu chỉnh tổng cộng: 4 Kbit/s S1 và S2 chèn tối đa =4 kbit/s 2.046 kbit/s 2.048 kbit/s 2.050 kbit/s ±0,102kbit/s 2 kbit/s Hình 3.5 trình bày các phương pháp bố trí không đồng bộ và đồng bộ byte theo kiểu floating để bố trí luồng 2 Mbit/s vào trong một VC-12. V5 P0 P1 R R R R R R Channels 1-15 Multirfame Alignment Signal 140 byte 500 ms R* Channels 16-30 R R P0 P1 R R R R R R Multiframe Alignment Signal Channels 16-30 R Channels 1-15 R* R P0 P1 R R R R R R Multiframe Alignment Signal Channels 16-30 R Channels 1-15 R* R P0 P1 R R R R R R Multiframe Alignment Signal Channels 16-30 R Channels 1-15 R* V5 C1 C2 R R R R R S1 R 32 bytes thông tin R R C1 C2 0 0 0 0 0 R 32 bytes thông tin R R C1 C2 0 0 0 0 R R 32 bytes thông tin R R C1 C2 0 0 0 0 R R 32 bytes thông tin R R S2 I I I I I I I 32 bytes thông tin R 1 35 70 140 byte 140 105 500 ms Hình 3.5. Sắp xếp không đồng bộ byte nhánh 2Mbit/s vào VC – 12 Trong đó: - Bit I là bit thông tin. -Bit R là các bit làm đầy gồm các bit nhồi cố định. Các bit này là các bit thêm vào không có giá trị nhưng cần thiết để phối hợp tốc độ giữa tín hiệu SDH và luồng 2Mbit/s. -Bit R* bit này được dùng trong phương pháp bố trí đồng bộ byte. Nếu không cần thiết thì byte này được xem như byte nhồi cố định . - Byte V5 là byte quản lý luồng VC-12. -Bit PO,P1: Các bit này có thể được dùng cho đồng bộ tín hiệu báo hiệu CAS ( Channel Associated Signalling).Trường hợp bố trí kiểu đồng bộ byte. -Bit O: Từ mào đầu Overhead. Trong phương pháp bố trí không đồng bộ người ta dùng thêm vài bit thông tin phụ cho từ mào đầu và chưa được qui định rõ rành về cách sử dụng. -Các bit S1,S2,C1,C2: là các bít đồng chỉnh. Trong mỗi hàng có 2 bit S1, S2 dùng cho đồng chỉnh như là các bit dữ liệu dùng để khắc phục sự lệch tần số giữa hệ thống PDH và hệ thống SDH. Đẩi với mỗi bit đồng chỉnh có 3 bit khác là C1,C2gọi là các bit điều khiển đồng chỉnh để thông báo các bit đồng chỉnh không cố định trên là bit dữ liệu hay bit nhồi. Phía thu sẽ dựavào giá trị của các bit điều khiển đồng chỉnh để xác định tính chất các bit tương ứng. Tốc đọ bit có thể đựoc truyền từ 2.046 á 2.050 Mbit/s. 3byte sau đây đang tạm được sử dụng: -Byte J2: Gồm 1 byte để truyền dẫn sự nhận dạng điểm truy cập luồng cấp thấp dùng để kiểm tra tín hiệu đến cùng một nguồn. Kích thước và phương thức truyền dẫn của J2 giống như byte J1 trong POH của cấp cao hơn. -Byte Z6 và Z7: dùng để dự phòng. b. Phương pháp sắp xếp đồng bộ byte kiểu locked: Trong phương pháp này người ta không sử dụng TU – 12 PTR hoặc TU–12 đa khung và byte POH nên đơn giản hơn phương pháp trên. R R R* Channels 1-15 Channels 31/TS 16 Channels 16-30 R 35 byte byte 2 byte 19 byte 36 125 ms Hình 3.6. Sắp xếp nhánh 2Mbit/s đồng bộ byte kiểu Locked. Hình trên cho thấy cấu trúc gồm 4 cột, mỗi cột 9 byte được sắp xếp vào khung TU – 12 trong SDH, tốc độ truyền 8.000 khung/s. R: các bít làm đầy, còn gọi là bit độn cố định, các bit này được sử dụng để tương thích về kích thước giữa tín hiệu 2Mbit/s và tín hiệu SDH, chúng có nhiêm vụ chèn tín hiệu 2Mbit/s vào khung SDH. R*: Byte này được dùng cho nội dung khe thời gian TSO của luồng PDH 2 Mbit/s khi cần thiết, nghĩa là TS truyền tín hiệu FAS hoặc non – FAS của tín hiệu PDH 2 Mbit/s. Trong trường hợp không cần thiết thì byte R* có thể thay thế như 1 byte nhồi cố định. (FAS: Frame Alignment Signal). Chương IV Hoạt Động Của Con Trỏ Mặc dù hệ thống SDH là hệ thống đồng bộ, nhưng sự dịch pha vẫn có thể xẩy ra đặc biệt là tại các điểm kết nối giữa hai mạng SDH. Con trỏ được gắn vào các VC và được sử dụng để thực hiện các mục đích sau: - Ghi nhận mối quan hệ về pha giữa các VC với các khung cấp cao hơn và do đó nó có thể điều chỉnh lại sự sai lệch về pha và tần số giữa các điểm kết nối trong hệ thống SDH. - Đồng thời con trỏ cũng được sử dụng để định vị điểm bắt đầu của một VC trong đẳng cấp cao hơn. Con trỏ được gắn vào các VC để đồng bộ các luồng số với các khung cấp cao hơn và ghi nhận địa chỉ của byte VC đầu tiên trong khung (byte POH thứ nhất). Ưu điểm của kỹ thuật con trỏ là cho phép ghép các luồng số trong VC vào khung truyền dẫn cấp cao hơn một cách dễ dàng mà không cần có bộ đệm trễ thời gian. Tất cả các sự thay đổi về pha và tốc độ bit đều có thể được bù bằng cách đồng chỉnh giá trị con trỏ. 4.1. Các phương pháp đồng chỉnh: Có ba phương pháp đồng chỉnh: *Đồng chỉnh dương ( Positive Justification ). *Đồng chỉnh âm ( Negative Justìfication ). *Đồng chỉnh zero ( Null Justification ). 4.1.1. Đồng chỉnh dương: Khi tốc độ của VC-4 là thấp hơn tốc độ của khung truyền dẫn (có nhghĩa là lúc đó khung truyền dẫn đã được tạo ra nhưng dữ liệu của VC-4 chưa có) để bù lại VC-4 sẽ được bắt đầu ở vị trí chậm hơn 3 byte trong khung truyền dẫn tương ứng ta gọi đó là đồng chỉnh dương. Trong khung truyền dẫn SDH lúc này sẽ có 3 byte không được sử dụng (để trống). Đó là các byte ngay sau con trỏ AU-4 trong phần SOH. Do thời gian truyền 1 byte là 0.65ms cho nên thời gian trể là; 3 x 0.65 ằ 2ms. Nguyên lý đồng chỉnh dương được mô tả như hình 4.1.a. 4.1.2. Đồng chỉnh âm. Tương tự như đồng chỉnh dương khi tốc độ của VC-4 cao hơn tốc độ của khung truyền dẫn ( nghĩa là phần dữ liệu VC-4 đã tạo xong mà chưa tạo được khung truyền dẫn ) thì lúc này VC-4 sẽ bắt đầu tại vị trí sớm hơn 3byte so với khung truyền dẫn tương ứng. 3byte đó sẽ chiếm vị trí trống của 3 byte H3 trong phần con trỏ AU-4 và tất cả dữ lệu đều được dịch lên sớm hơn 3 byte về phía con trỏ AU-4. Gía trị của con trỏ lúc này giảm đi 1 gọi là đồng chỉnh âm Vì thời gian truyền 1 byte là 0.65 ms nên thời gian truyền sớm hơn là: 3 x 0.65 ằ 2 ms. Nguyên lý đồng chỉnh âm được trình bày trong (hình 4.1.b.) PT(n) A PT(n) A Khung n PT(n) A PT(n) A Khung n+1` PT(n+1) A B TT(n-1) A Khung n+2 PT(n+1) A PT(n-1) A Khung n+3 a. Đồng chỉnh dương b. Đồng chỉnh âm Hình 4.1. Qúa trình đồng chỉn âm và đồng chỉnh dương. Trong đó: PT (n) : Con trỏ có giá trị n A: 3byte được sử dụng trong trường hợp nhồi âm. B : 3 byte được sử dụng trong trường hợp nhồi dưong. 4.1.3. Đồng chỉnh zero. Khi các đưa vào khung truyền dẫn cấp cao hơn mà không xẩy ra sự sai lệch về pha cũng như tần số thì không xẩy ra đồng chỉnh nào ta gọi đó là đồng chỉnh zero (con trỏ trước và sau khi đồng chỉnh có cùng một giá trị ). PT ( n ) A PT ( n ) A Hình 4.2. Mô tả hoạt động đồng chỉnh zero. 4.2. Phân loại con trỏ. Có hai loại con trỏ là: con trỏ AU và con trỏ TU 4.2.1. Con trỏ AU. Con trỏ AU có thể được chia làm hai loại là: con trỏ AU-4 và con trỏ AU-3. Các con trỏ này cho phép các VC-n đồng bộ về pha và tần số với các khung AU-n tương ứng. Các container sau có thể được ghép trực tiếp vào khung STM-1: 1 x VC-4 thông qua con trỏ AU-4 3 x VC-3 thông qua co trỏ AU-3. Con trỏ AU-43 được ký hiệu là AU-31 PTR và AU-32 PTR. Các con trỏ AU đặt trong vùng A hoặc B hoặc cả 2 vùng Avà B trong khung STM-1 như quy định trong bảng sau: AU Vị trí của con trỏ AU 4 Vùng A Vùng A và B 32 Vùng A 1. Con trỏ AU-4 PTR. a. Cấu tạo của con trỏ AU-4 PTR AU-4 PTR cho phép hiệu chỉnh thích hợp vị trí bắt đầu của VC bậc cao trong khung AU. H1 Y1 Y1 H2 1 1 H3 H3 H3 Hình 4.3. Cấu trúc của con trỏ AU-4 AU-4 PTR chiếm 9 byte đầu đầu tiên của hàng thứ 4 trong khung STM-1 như trong ( hình 4.3.)trong đó: - H1, H2: hai byte chứa giá trị của con trỏ. - H3: Được dùng mỗi khi có hoạt động chèn âm. - Y1 = 1001SS11 (các bit S không được chỉ ra) - Byte 1: Có các bit đều bằng 1. Gía trị của con trỏ và quá trình đồng chỉnh phụ thuộc vào các byte H1 H2 H3 1 6 7 16 N N N N S S I D I D I D I D I D H1,H2,H3. Cấu trúc của các byte này như sau: Hình 4.4. Cấu trúc của các byte H1,H2,H3. b.ý nghĩa các