Tìm hiểu chi tiết phân hệ ứng dụng neax 61

iữa đường dây thuê bao và LMC. U-Interface Back Plane Interface (UBPI) - Điều khiển bộ thu phát giao diện U (UXCV). - Điều khiển hoạt động của các rơ-le thử và các đèn SUS (treo). - Giám sát chất lượng đường truyền giữa DSLC và NT. - Trao đổi dữ liệu với DHMI dùng giao thức HDLC (điều khiển kênh dữ liệu lớp cac - High Level Data Link Control). Bảng 5.1 chức năng các khối trong DSLC 5.2.2.1. Trình tự hoạt động của DSLC Tín hiệu điều khiển được trao đổi nhờ khung LAPD trên kênh đê theo tuyến: thuê bao ISDN - NT - DSLC - LAPDC bên trong LOC . TDNW HUB CLP0 CLP1 U-Interface DSLC DSLC LAPDC LAPDC LOC B LOC B 2B + D + OHBs NT NT 2B1Q Mã đường dây TE TE Dch Dch Mch Mch PHW PHW KHW KHW Hình 5.10 trình tự hoạt động của DSLC Khi bên gọi nhấc máy, CPU bên trong nó phát âm mời quay số. Khi nghe được âm mời quay số , bên gọi ấn số thuê bao bị gọi. CPU bên trong tạo bản in SET UP (thiết lập cuộc gọi) dựa vào số thuê bao bị gọi, sau đó ghép chúng vào khung LAPD, rồi gửi tới NT. Sau khi thêm bit OHB ( Overhead - bit ) vào bản tin SET UP, NT mã hóa dữ liệu thành mã 2B1Q, chèn mã CRC rồi gửi tới DSLC ( dữ liệu truyền trên đường dây thuê bao đều sử dụng mã 2B1Q và CRC). DSLC gửi thông tin SET UP trên kênh D tới bộ điều khiển LAP DC bên Trong LOC bên gọi, qua PHW. LAPDC chuyển đổi thông tin SET UP thành dạng bản tin, rồi gửi chúng tới CLP0 bên gọi qua TDNW và HUB. Dữ liệu này cũng được gửi tới CLP1 bên gọi qua HUB. CLP1 gửi thông tin SET UP tới LAPDC thuộc LOC bên bị gọi, thông qua HUB và TDNW. Trong khi đó, CLP0 thiết lập kênh thoại ( kênh B) giữa 2 bên bên trong TDSW và giữ kênh B đó ở trạng thái chờ. LAPDC ghép thông tin SET UP nhận được ở dạng bản tin thành dạng Khung LAPD rồi gửi nó tới thuê bao bên bị gọi thông qua LOC, DSLC và NT ở bên đó. Tại bên bị gọi, CPU bên trong rung chuông và đồng thời nó gửi tín hiệu ALRT ( chỉ ra rằng thuê bao này đang bị gọi ) tới CLP1, thông qua LAPDC. Dữ liệu này cũng được gửi tới CLP0 qua HUB. CLP0 gửi bản tin ALERT tới LAPDC bên trong LOC bên gọi thông qua HUB và TDNW. LAPDC ghép bản tin ALERT vào khung LAPD rồi truyền thông tin đến thuê bao bên gọi thông qua DSLC và NT. Tại thuê bao bên gọi, CPU phát tín hiệu hồi âm chuông. Khi bên bị gọi trả lời, CPU bên đó dừng rung chuông và gửi bản tin CONN (chỉ thị bên bị gọi trả lời) tới CLP1 và CLP0. CLP0 nối kênh B cho việc đàm thoại, đồng thời nó gửi bản tin CONN tới thuê bao gọi. Khi nhận được bản tin CONN, CPU bên gọi ngừng cấp tín hiệu hồi âm chuông. Cuộc nối đã được hoàn tất từ đầu đến cuối và việc đàm thoại được thực hiện trên kênh B. Cuộc gọi kết thúc do một trong hai bên đặt máy. Giả sử bên gọi đặt máy trước CPU bên đó gửi bản tin DISC ( yêu cầu giải Tỏa cuộc gọi) tới CLP1 và CLP0. CLP1 gủi bản tin REL ( chỉ thị ngắt kênh thoại để xóa các giá trị tham chiếu cuộc gọi) tới thuê bao bị gọi. CPU trong máy bị gọi sau khi nhận được bản tin RELsẽ giải tỏa kênh B và ác giá trị tham chiếu cuộc gọi, rồi gửi trả lại bản tin REL COMP ( chỉ thị hoàn tất việc giải tỏa kênh B và các giá trị tham chiếu cuộc gọi). Trong khi đó, CLP0 giải phóng kênh B và gửi bản tin DISC tới thuê bao chủ gọi. CPU bên trong thuê bao chủ gọi giải tỏa kênh B và các giá trị tham chiếu cuộc gọi và gửi trả lại bản tin REL. CLP0 gửi bản tin REL COMP cho thuê bao chủ gọi và kết thúc. 5.2.2.2. Hoạt động của DSLC Truyền tín hiệu 2B + D và các bit OHB ( OverHead Bit) Khung 2B+D+OHB truyền giữa DSLC và NT qua giao diện U và đường dây thuê bao số. Theo hướng NT => DSLC. UXCV kiểm tra mã CRC tín hiệu nhận được ( ở dạng mã 2B1Q ) từ NT; tháo khung; chuyển đổi chúng thành dòng bit dạng mã NRZ; truyền dữ liệu trong mỗi kênh 2B+D qua đường báo hiệu IDL, và OHB qua đường báo hiệu SCP, tới UBPI. UBPI chuyển đổi dòng bit thành dạng 2B+D+C ( giữ nguyên tín hiệu 2B +D và chuyển đổi các bit OHB thành lệnh kênh C1) , rồi gửi tới LOC qua LMC. Quá trình từ DSLC => NT diễn ra ngược lại (Hình 5.11). UXCV NT LOC UBPI L M C Giao diện U DSLC IDL (2B +D) SCP (OHB) LG UP/DOWN (2B + D + C1 + C2) DSTL 2B + D + OBH PHW UXCV : U -interface Tránmitter and Receiver IDL : Rỗi UBPI : U -interface Back Plane Interface LG : Nhóm đường dây SCP : Cổng điều khiển nối tiếp Hình 5.11 Truyền tín hiệu 2B + D và OHB giữa DSLC và NT Loopback Xem hình 2.13. Để LOOP BACK tín hiệu 2B+D bên trong card DSLC, LAPDC chèn lệnh điều khiển loop back vào kênh C1, rồi gửi chúng tới UXCV qua UBPI. Khi nhận được lệnh điều khiển từ LAPDC, UXCV tự phản hồi lại tín hiệu về LOC thông qua UBPI. UXCV B1 B2 D UBPI Tới NT Tới LAPDC IDLR (2B + D) IDLT (2B + D) Lệnh SCP (2B + D + C1) (2B + D + C1) LGUP LGDN IDL : Rỗi SCP : Cổng điều khiển nối tiếp LAPDC : Bộ điều khiển LAPD UBPI : U -interface Back Plane Interface LOC : Bộ điều khiển cục bộ UXCV: Bộ thu phát giao diện U NT : Đầu cuối mạng Hình 5.12 Hoạt động của Loopback Giao diện thử Để thử mạnh đường dây thuê bao số DSLC, LAPDC gửi lệnh điều khiển rơle thử tới UPBI, kích hoạt rơle T1 hay T2, tùy thuộc vào mạnh cần thử. Khi T1 được kích hoạt, đường dây thuê bao số được ngắt ra khỏi UXCV, và nối với lại LTE trong LOC nhờ rơle T1. Khi T2 được kích hoạt, UXCV được nối tới LTE nhờ rơle T2. Thủ tục eoc Hình 2.14 mô tả trình tự truyền bản tin eoc. Để kiểm tra việc hoạt động bình thường của đường truyền giữa DSLC và NT, LAPDC liên tục truyền bản tin oec tới NT qua DSLC. NT ngược lại gửi trở lại bản tin tương tự cho DSLC. LAPDC cho rằng tình trạng thông tin giữa 2 thiết bị là bình thường nếu hai điều kiện sau được thỏa mãn. DSLC ba lần liên tiếp nhận được bản tin tương tự từ NT như bản tin được Gửi từ DSLC tới NT. LAPDC khẳng định rằng NT đã thực hiện chức năng mong muốn như loopback, như đã chỉ định trong bản tin. ( Hình 5.13) Liên tục gửi lại cho DSLC bản tin eoc tương tự mã đã được gửi từ DSLC. U -Interface (Điểm tham chiếu U) Liên tục gửi bản tin eoc cho NT Eoc: embedded operation channel NT DSLC (echo) Hình 5.13 Thứ tự truyền bản tin eoc Giám sát chất lượng đường truyền DSLC giám sát chất lượng đường truyền thuê bao số dựa trên các tham số sau: Block Eror (BE): Tham số này chỉ ra rằng mã CRC thêm vào mỗi superframe không ăn khớp với CRC đo được. U XCV thực hiện việc kiểm tra BE đối với dữ liệu kênh 2B + D của một superframe trên cả 2 hướng (DSLC - NT). Kết quả kiểm tra BE được truyền từ U XCV đến LAPDC qua U BPI. 5.2.3. Bộ điều khiển khối đường dây (LMC) LMC ghép kênh 16 luồng LGUP từ các LC thành một luồng PHWUP rồi gửi chúng tới LOC. Hơn nữa, LMC tách luồng PHW CN từ LOC thành 16 luồng LG DN rồi gửi chúng tới các LC. Hình 2.15. LMC cũng chuyển đổi tín hiệu kênh C2 chứa trong luồng LGUP và LG DN thành tín hiệu kênh C2 và C3 chứa trong luồng PHWUP và PHW DN. TYPE INS D M U X M U X TYPE MUX LC ´ 8 LC ´ 8 LMC LCILTF LGDN 0 (16) (16) (16) (16) TYPE0 TYPE15 LGUP 0 E/G OSC C3 DRP ORD CLT C2 INS ACT SEL System 0 PHWUP System 1 PHWDN System 0 System 1 LOC C2 C3 DRP C2 C3 INS ES C2 CTL C3 CTL LGDN 15 LGUP 0 UPCTL DOWNCTL Hình 5.14 Sơ đồ khối LMC Bảng 5.2 chức năng các khối trong bộ điều khiển khối đường dây LMC Khối Chức năng Bộ chọn Active (ACT SEL) Chọn tín hiệu từ Active LOC rồi gửi tới bộ tách kênh C3 (C3 DRP). Bộ tách kênh C3 (C3 DRP) Thu nhận tín hiệu kênh C3 từ PHW DN rồi gửi chúng tới bộ điều khiển lệnh (ORD CTL). Bộ điều khiển lệnh(ORD CTL) Xử lý các lệnh (RESET, LED, LM) mà ORD CTL nhận được từ C3 DRP, và nó cũng điều khiển các lệnh gửi LC. C2 INS Chèn các lệnh tới mạch LC vào kênh C2. Bộ nhớ đệm (ES) Chỉnh pha các tín hiệu PHWUP và PHW DN. Bộ chèn tín hiệu kênh C2 và C3 (C2 C3 INS) Chèn dữ liệu cảnh báo mạch đường dây và dữ liệu (SCN) vào kênh C2 và dữ liệu trả lời của mạch LC vào kênh C3 trong tín hiệu PHWUP. Bộ điều khiển kênh C2(C2 CTL) Chuyển đổi dạng dữ liệu ALM và SCN nhận được từ các mạch LC. Bộ điều khiển C3(C3 CTL) Điều khiển việc trả lời giám sát mạch LC, trả lời việc đọc ra dữ liệu loại mạch LC và trả lời việc loopback kênh C3. Bộ tách kênh C2 và C3 (C2 C3 DRP) Thu nhận tín hiệu trả lời giám sát mạch LC từ kênh C2 trong luồng PHWUP rồi gửi chúng tới C3 CTL. Thu nhận dữ liệu vị trí mạch LC (mounting) từ kênh C3 luồng tín hiệu PHWUP rồi gửi nó tới C2 CTL. Thu nhận dữ liệu loại mạch LC TYPE từ kênh C3 luồng PHWUP rồi gửi nó tới C3 CTL. Earth/Ground(E/G) Phân tách tín hiệu Earth (E) và Ground (G). Bộ ghép kênh (MUX) Ghép kênh 16 luồng tín hiệu LGUP thành một luồng đơn PHWUP (1 luồng LGUP chứa 8 tín hiệu kênh thoại). Bộ phân kênh (DMUX) Phân kênh luồng PHWUP (1 luồng PHWDN chứa 128 kênh thoại - 512 TS. Bộ ghép kênh tín hiệu TYPE (TYPE MUX) Chọn dữ liệu vị trí và loại mạch LC của mạch LC do LOC chỉ định từ 16 luồng tín hiệu TYPE rồi gửi chúng tới bộ chèn tín hiệu TYPE (TYPE INS). Bộ chèn tín hiệu TYPE (TYPE INS) Chèn dữ liệu vị trí và loại mạch LC vào tín hiệu kênh C3 luồng PHWUP. Oscillator (OSC) Phát tín hiệu đồng hồ 4.096 MHz . 5.2.3.1. Hoạt động của LMC Ghép và tách kênh tín hiệu PHW LMC phân kênh 1 luồng tín hiệu đơn PHW DN (128 LC ´ 4 TS = 512 TS) thành 16 luồng LG DN (8 LC ´ 4 TS = 32 TS). Nó cũng ghép kênh 16 luồng LG UP thành một luồng đơn PHW UP. Hình 5.15 mô tả dạng và biểu đồ thời gian của tín hiệu PHWUP và PHW DN. Hình 5.16 mô tả dạng và biểu đồ thời gian của tín hiệu LG UP và LG DN. B1ch B2ch C2ch D C1 C3 TS0 TS1 TS2 TS508 TS509 TS510 TS511 TS3 125ms CN=0 CN=127 TS0 TS1 TS2 TS3 CN=0 PHW FP PHW DATA PHW DATA CN : Mã số mạch TS : Khe thời gian Hình 5.15 Dạng và biểu đồ thời gian của tín hiệu PHW B1 LG00 LG00 LG01 LG15 D C2 B2 C3 C1 CN000 CN016 CN032 CN048 CN064 CN080 CN112 CN096 CN001 CN017 CN033 CN049 CN065 CN081 CN113 CN097 CN015 CN031 CN047 CN063 CN079 CN095 CN127 CN0111 125ms TS0 TS1 TS2 TS3 TS 0 Hình 5.16 Dạng và biểu đồ thời gian của tín hiệu LG 5.3. Bộ điều khiển nội hạt (LOC) LOC điều khiển các mạch LC (tối đa 380 thuê bao tương tự) dưới sự giám sát của bộ xử lý cuộc gọi (CLP). LOC thực hiện chức năng tập trung đường dây thuê bao và được nối với tối đa 30 luồng PHW từ các LMC. LOC nối với TSW qua đường KHW. Hơn nữa, LOC còn có khả năng bù sự thay đổi mức tín hiệu thoại xảy ra trên đường truyền (hình 5.17). Chức năng các khối trong LOC được mô tả dưới đây. PHWI LM (30) (30) KHWI 8K TSW SEL SEL: 2 2 2 2 1 1 1 1 (30) (30) (15) (15) D M U X M U X TAXI Tx TAXI Rx TSW MUX PAD ROM KHWI RAM DHMI CDL TST ADP LTE CTL LAPDC Dp, M C1, D Đấu nối thử trong các mạch LC C1, D Lệnh Trả lời ALM SCN 16.384 M nối tiếp 16.384 M nối tiếp 32.768 M nối tiếp 32.768 M nối tiếp 8.192 M song song 8.192 M nối tiếp MISC Dp , , , , , Hình 5.17 Sơ đồ khối chức năng của LOC Giao diện P-Highway (PHWI) Tách kênh tối đa 30 luồng tín hiệu PHW UP để lấy ra các tín hiệu thoại/dữ liệu (kênh B1/B2), tín hiệu trả lời, tín hiệu quét/cảnh báo (ALM/SCN), tín hiệu kênh C1/D rồi tương ứng gửi chúng tới bộ MUX, bộ điều khiển (CTL), bộ logic phát hiện cuộc gọi (CDL) và giao diện khối xử lý kênh CTL, và tín hiệu kênh C1/D từ khối DHMI để tạo thành các luồng PHW DN để gửi chúng tới các mạch LC. Bộ logic phát hiện cuộc gọi (CDL) Giám sát tín hiệu SCN và ALM nhận được từ PHWI để phát hiện sự khởi đầu và kết thúc cuộc gọi của các thuê bao chứa trong PHW UP, đồng thời để phát hiện lỗi đường dây rồi báo cáo kết quả cho CTL. Bộ ghép/tách kênh (MUX) Ghép các tín hiệu kênh B từ PHWI rồi gửi chúng tới 8K TSW, đồng thời nó tách các tín hiệu từ 8K TSW rồi gửi chúng tới KHWI, và ghép kênh các tín hiệu thoại/dữ liệu từ KHWI rồi gửi chúng tới 8K TSW. Bộ chuyển mạch thời gian 8K (8K TSW) 8K TSW có khả năng chuyển mạch thời gian các tín hiệu từ 8,192 kênh. LOC chuyển mạch các tín hiệu voice/data giữa PHWI và KHWI theo tín hiệu điều khiển chuyển mạch từ CTL. Giao diện K-Highway (KHWI) Ghép các tín hiệu (thoại/dữ liệu, bản tin và trạng thái) từ các khối khác trong LOC thành tín hiệu KHW rồi gửi chúng tới TSW. Đồng thời nó cũng tách các tín hiệu thoại/dữ liệu, bản tin và tín hiệu trạng thái (MISC) từ luồng KHW nhận được từ TSW rồi gửi chúng tới các khối khác trong LOC. Ngoài ra, nó còn có khả năng bù sự thay đổi mức tín hiệu thoại theo hướng “ UP ”. Bộ điều khiển (CTL) Điều khiển tất cả các khối thuộc LOC và các mạch LC theo các bản tin (lệnh) từ CLP thông qua KHWI. Tín hiệu trả lời từ các mạch LC cũng được xử lý bởi CTL. DHMI (Giao diện khối xử lý kênh D) Truyền tín hiệu kênh D và kênh C1 giữa PHWI và LAP DC, và cả tín hiệu gói kênh D (Dp) và tín hiệu kênh M giữa KHWI và LAP DC. Ngoài ra nó còn có một cổng được thiết kế để truyền tín hiệu kênh D chứa trong kênh B được gửi từ RLU tới LAPDC. Khi số lượng thuê bao ISDN vượt quá 128, bộ LAP DC bên trong DHM cũng được sử dụng. LAP DC (Bộ điều khiển LAP D) Tách các tín hiệu kênh D nhận được từ DHMI thành các tín hiệu khung LAPD và tín hiệu gói kênh D (Dp). Hơn nữa, nó tách các dữ liệu lớp 3 từ khung LAPD, rồi gửi chúng tới CLP qua DHMI bằng cách ghép kênh chúng trên kênh M. Ngược lại, nó tách dữ liệu lớp 3 khung LAPD từ tín hiệu kênh M nhận được từ CLP qua DHMI, rồi gửi chúng tới PHWI bằng cách chèn chúng vào các khung LAPD. Mặt khác, LAP DC chỉ quan tâm tới việc truyền các tín hiệu gói kênh D (Dp) giữa PHWI và KHWI. Kênh C1 được sử dụng để truyền dữ liệu giữa các mạch LC và LAPDC. TST ADP (Bộ tương thích thử): Khi muốn thử mạch LC hay đường dây thuê bao, TST ADP nối mạch LC hay đường dây thuê bao đó với LTE dưới sự điều khiển của CTL. (TST ADP và LTE thuộc phân hệ O&M) LTE (Thiết bị thử đường dây) Thực hiện việc thử các mạch LC và đường dây thuê bao dưới sự điều khiển của CTL. Kết quả được CTL báo cáo cho OMP. 5.3.1. Sơ đồ và hoạt động của khối PHWI Bộ chọn Loopback (LPB SEL) chọn tối đa 30 luồng PHW UP nhận được từ các LMC rồi gửi chúng tới bộ tách kênh (CH DMUX). Khi nó nhận được tín hiệu chọn từ bộ điều khiển Loopback từ xa (RLPB CTL), LPB SEL chọn tín hiệu PHW DN để gửi trở lại CH DMUX. (30) CHDMUX 0 CHDMUX 29 CHDMUX 0 CHDMUX 29 LPB SEL0 (30) (30) RLPB CTL PHW DN29 PHW DN 0 D C M U X D C M U X C3 RCV C2 RCV CPU INTF DHMI MUX trong bộ LOC CDL CTL C3 SND C2 SND DMUX trong bộ LOC DHMI KHWI Không sử dụng (30) (30) (30) (30) (30) (30) (30) (30) (15) (15) ALM SCN Trả lời B1, B2 B1, B2 B1, B2 B1, B2 C1, D, data link C1, D, data link C1, D, data link C1, D, data link C1, D, data link C1, D, data link C1, D, data link C1, D, data link C3 C3 C2 C2 C3 C3 C2 C2 Lệnh Tín hiệu MISC Tín hiệu điều khiển Loopback từ xa Hình 5.18 Sơ đồ khối PHWI CH DMUX tách kênh tín hiệu PHW UP nhận được từ LPB SEL thành 4 loại tín hiệu; tín hiệu kênh B1, B2, C1, D, C3, C2 và tín hiệu kênh dữ liệu. Tín hiệu kênh B1 và B2(thoại/dữ liệu) được gửi tới khối MUX. Tín hiệu kênh C1, D và tín hiệu kênh dữ liệu được gửi tới DC MUX (bộ ghép kênh tín hiệu kênh D và C), mà tại đó chúng được ghép kênh để gửi tới DHMI (giao diện khối xử lý kênh D). Bộ thu kênh C3 (C3 RCV) tách dữ liệu trả lời từ tín hiệu kênh C3 rồi gửi tới CTL qua CPU INTF. Bộ thu kênh C2 (C2 RCV) nhận dữ liệu ALM và SCN từ kênh C2 rồi gửi chúng tới CDL. Bộ CH MUX ghép kênh tín hiệu kênh B1 và B2 từ khối DMUX trong bộ LOC, tín hiệu kênh C1, D và tín hiệu kênh dữ liệu từ bộ tách kênh kênh D và C (DC DMUX), tín hiệu kênh C3 từ bộ gửi kênh C3 (C3 SND), và tín hiệu kênh C2 từ bộ gửi kênh C2 (C2 SND) để đưa ra luồng tín hiệu PHW DN rồi gửi chúng tới LMC và LPB SEL. Tín hiệu kênh C3 chứa các lệnh nhận được bởi C3 SND qua CPU INTF và tín hiệu MISC nhận được bởi C3 SND từ KHWI. 5.3.2. Chuyển mạch thời gian các tín hiệu kênh B1 và B2 Hình 5.19 là sơ đồ khối của bộ chuyển mạch 8K TSW. 8K TSW chuyển mạch thời gian từ KHWI tới PHWI được chỉ ra bằng đường đứt đoạn. 30 luồng 16.384 Mb/s nối tiếp (Tín hiệu kênh B1 và B2) từ PHWI được ghép kênh thành 15 luồng nối tiếp 32.768 Mb/s. Sau đó, 15 luồng này được đưa vào các đầu vào từ 0 - 14 của 8K TSW, 8K TSW chuyển mạch thời gian tín hiệu thoại đầu vào (kênh B1 và B2) rồi gửi chúng qua đầu ra 15 theo sự điều khiển của CTL. Trong trường hợp thuê bao là analog, chỉ tín hiệu kênh B1 chứa thông tin thoại/dữ liệu là được gửi, trong trường hợp thuê bao ISDN, cả hai kênh B1 và B2 đều được gửi. Các tín hiệu đầu ra này được tách kênh bởi bộ DMUX thành 2 luồng nối tiếp 16.384 Mb/s rồi gửi tới KHWI. SPM1 SPM0 CTLM MPI 8K TSW 32.768 Mb/s nối tiếp (512 TS/frame) 16.384 Mb/s nối tiếp (256 TS/frame) M U X D M U X DMUX MUX (PHW0) B1, B2 P H W I (PHW1) B1, B2 S E L S E L MUX (PHW2) B1, B2 (PHW3) B1, B2 MUX (PHW4) B1, B2 (PHW5) B1, B2 MUX Bch Bch MUX (PHW28) B1, B2 (PHW29) B1, B2 KHWI DHMI Tín hiệu kênh B từ KHWI Tín hiệu kênh B được tập trung từ tối đa 30 PHW TMG DMUX DMUX DMUX DMUX B1, B2 (PHW0) B1, B2 (PHW1) B1, B2 (PHW2) B1, B2 (PHW3) B1, B2 (PHW4) B1, B2 (PHW5) B1, B2 (PHW28) B1, B2 (PHW29) Bch Bch KHWI P H W I DHMI DHMI input 0 1 2 14 15 output 0 1 2 14 15 CTL Hình 5.19 sơ đồ khối chức năng của bộ chuyển mạch 8K TSW Việc chuyển mạch thời gian trong bộ 8K TSW là để tập trung đường dây thuê bao. Vì tín hiệu kênh B1 từ 3840 thuê bao analog (30 luồng PHW) được tập trung thành 508 kênh B trong một luồng KHW. Tỷ lệ tập trung là xấp xỉ 7.56 (3840/508). Tỷ lệ này là cực đại, và nó thay đổi tùy theo số thuê bao kết nối. Khi sử dụng thuê bao ISDN, số lượng thuê bao cực đại cho 1 luồng KHW chỉ giới hạn là 256 (mặc dù số kênh B trong một luồng KHW là 512, nhưng trong số đó 4 kênh được sử dụng để thử, 508 còn lại được sử dụng để truyền tín hiệu từ các thuê bao). Hai luồng 16.384 Mb/s nối tiếp từ KHWI được ghép kênh bởi bộ MUX thành một luồng nối tiếp 32.768 Mb/s rồi được đưa vào đầu vào 15 của bộ chuyển mạch 8K TSW. 8K TSW thực hiện chuyển mạch thời gian các tín hiệu vào theo sự điều khiển của CTL rồi đưa ra các đầu ra từ 0 đến 14. Mỗi tín hiệu đầu ra được tách kênh (bởi bộ DMUX) thành các luồng 16.384 Mb/s nối tiếp trước khi chúng được gửi tới PHWI. 5.3.3. Hoạt động của bộ logic phát hiện cuộc gọi (CDL) CDL bao gồm bộ phát hiện lỗi đường dây CDL và bộ phát hiện bắt đầu và kết thúc cuộc gọi CDL. Bộ điều khiển báo hiệu (SIGC) trong bộ phát hiện lỗi đường dây luôn giám sát tín hiệu ALM từ tối đa 3840 kênh thoại (30 PHW). Khi SIGC phát hiện sự thay đổi về mức tín hiệu ALM (từ 1 sang 0 hay từ 0 sang 1) va kéo dài trong khoảng lớn hơn 1 khe thời gian nhất định, nó xác nhận là sự thay đổi chắc chắn đã xảy ra, rồi thêm số của kênh xảy ra sự thay đổi và dữ liệu trạng thái của nó vào hàng đợi báo hiệu (SIGQ). CTL tách ra dữ liệu ALM trên mỗi kênh từ SIGQ rồi gửi thông tin dưới dạng bản tin tới CLP. SIGC trong bộ phát hiện khởi đầu kết thúc cuộc gọi liên tục theo rõi tín hiệu quét SCN từ tối đa 3840 kênh (30 PHW) nhận từ PHWI (4 bit a, b, c, d). Như trường hợp bộ phát hiện lỗi đường dây, khi SIGC phát hiện sự thay đổi mức tín hiệu SCN. Bộ SIGC chèn số của kênh xảy ra sự thay đổi và dữ liệu trạng thái của nó (trạng thái ON/OFF của 4 bit báo hiệu) tới SIGQ. Bộ CTL tách ra dữ liệu trạng thái của mỗi kênh từ SIGQ rồi gửi thông tin tới CDLC. CDLC, dựa vào thông tin báo hiệu về kênh xảy ra sự thay đổi, phân tích trạng thái của kênh rồi chèn kết quả phân tích (khởi đầu/kết thúc cuộc gọi) vào hàng đợi bộ logic phát hiện cuộc gọi (CDLQ). CTL tách ra thông tin trạng thái của mỗi kênh từ CDLQ rồi gửi tới CLP dưới dạng bản tin. SIGC CDLC SIGQ CDLQ SIGC CDLC SIGQ CDLQ Bộ phát hiện bắt đầu và kết thúc cuộc gọi Bộ phát hiện lỗi đường dây CDL SCN (a, b, c, d) PHWI ALM CTL Hình 5.20 Sơ đồ khối bộ CDL 5.3.4. Cấu hình và hoạt động của KHWI BINF KINF TAXI Tx TAXI Rx MINF SRAM Nhận SRAM Gửi KHWI RAM PAD ROM DINF STINF MPINF Bch Bch Bch Bch Bch Bch Bch Bch Bch Bch Bch Bch DHMI DMUX MUX PHWI TSW KHW UP KHW DN 8.192 MHz 8-bit song song 1.024 MHz 8-bit song song (128 TS/frame) 16.384 Mb/s nối tiếp (256 TS/frame) Tín hiệu MISC 2.048 Mb/s nối tiếp PAD ROM CTL Dch Dch STch STch Mch Mch Hình 5.21 khối chức năng KHWI Giao diện K - Highway (KINF) KINF tách các tín hiệu kênh B-, D-, ST- và M từ KHWDOWN rồi gửi chúng tới các giao diện kênh tương ứng. Nó cũng ghép các tín hiệu kênh B-, D-, ST- và M từ các giao diện kênh tương ứng thành tín hiệu KHWUP rồi gửi chúng tới TSW. Giao diện kênh M (MINF) MINF sử dụng kênh M trong luồng tín hiệu KHW để truyền các bản tin giữa CTL và CLP. Giao diện kênh B (BINF) BINF chuyển đổi 4 luồng tín hiệu kênh B (song song 8 bit) nhận được từ KINF thành 2 luồng tín hiệu nối tiếp rồi gửi chúng tới bộ MUX trong khối MUX/DMUX. Ngoài ra nó cũng chuyển đổi hai luồng tín hiệu nối tiếp kênh B nhận được từ bộ DMUX thành 4 luồng tín hiệu song song 8 bit rồi gửi chúng tới KHWI. Hơn nữa, BINF có khả năng bù cho mức tín hiệu thoại theo hướng “UP” do sự suy giảm xảy ra trên đường truyền analog nhờ bộ bù mức tín hiệu PAD control. Giao diện kênh ST (STINF) STINF nhận và giữ thông tin trạng thái (tín hiệu ACT, SYNC, vv..) từ KINF qua kênh ST. Ngoài ra, STINF gửi tín hiệu MISC tới PHWI. Thông tin trạng thái được mà STINF lưu giữ cũng được CTL đọc ra qua MPINF. STINF nhận các thông tin lỗi khác nhau về LOC và giao diện mạch đường dây từ CTL qua MPINF rồi gửi chúng tới KINF nhờ sử dụng kênh ST. Giao diện kênh D (DINF) DINF chuyển đổi tín hiệu kênh D song song 8-bit nhận được từ KINF thành dạng nối tiếp rồi gửi chúng tới DHMI. Ngược lại, nó chuyển đổi tín hiệu nối tiếp kênh D nhận được từ DHMI thành dạng 8-bit song song rồi gửi tới KINF. Giao diện mP (MPINF) MPINF trao đổi các bản tin giữa MINF và CTL. Nó cũng truyền dữ liệu trạng thái giữa STINF và CTL. 5.4. Trung kế analog Phần trung kế tương tự bao gồm các mạch trung kế (TRK), Bộ tương thích thử (TST ADP) và bộ điều khiển khối trung kế (TMC) Mạch trung kế được nối tới trung kế tương tự bằng đường dây kim loại để thực hiện cuộc gọi giữa 2 trạm sử dụng hệ thống báo hiệu kênh kết hợp, mạch trung kế cũng thực hiện việc biến đổi A/D. TEST ADAPTER đươc sử dụng để thử đường trung kế hay mạch trung kế. Nó được điều khiển bởi TMC. TMC điều khiển tối đa 30 luồng trung kế và một bộ tương thích thử theo lệnh từ DTIC. TMC ghép kênh các tín hiệu thoại từ tối đa 30 mạch trung kế thành một luồng Trunk Modul Highway (TMHWUP) để gửi tới giao diện khối trung kế (TMI) và tách luồng tín hiệu TMHW DN nhận được từ TMI thành các luồng tín hiệu để gửi tới các mạch trung kế. TMHW là tín hiệu mức V.11 (cân bằng) trong đó các tín hiệu thoại số và tín hiệu điều khiển được ghép kênh với nhau. Giao diện khối trung kế (TMI) thực hiện việc chuyển đổi số/tương tự giữa tín hiệu BHW mức TTL từ DTIC (số) và tín hiệu TMHW mức V.11 (tương tự). Hai tín hiệu này khác nhau về mức nhưng nội dung của chúng thì như nhau. TMC TRK TRK TST ADP (30) TMC TRK TRK TST ADP (30) Thử trung kế Thử trung kế Trung kế tương tự MU X / D M U X TMI TMI DTI DTI DTIC TMHW TMHW DTIC BHW BHW BHW BHW PHW KHW Hình 5.22 Cấu hình trung kế analog 5.4.1. Chức năng và hoạt động của trung kế (TRK) Có các loại trung kế điển hình: Loop Outgoing Trunk (LPOGT) và trung kế E&M (EMT). LPOGT chiếm đường trung kế vào bên kia (Opposite loop incoming trunk - LPICT) bằng việc nối vòng các đầu Ring (R) và Tip (T). Mặt khác, EMT chiếm EMT bên kia bằng cách gửi tín hiệu ground từ đầu M của nó tới đầu E của EMT bên kia. Các khối chức năng của trung kế được mô tả ở bảng dưới đây. LPOGT CTL/SUP HYB và AMP CODEC CODE CTL IDC (Tín hiệu tương tự) (Tín hiệu PCM) DN UP TST Clock Tín hiệu điều khiển SCN Tới TMC BSY Tới TST ADP R T RL TL TD RD SD SD SC N CTL/SUP HYB và AMP CODEC CODE CTL IDC DN UP TST Clock Tín hiệu điều khiển SCN Tới TMC BSY Tới TST ADP R1, T1 R, T SD SD SC N (b) EMT ATT ATT E, M R1L, T1L RL, TL EL, ML R1D, T1D RD, TD ED, MD Hình 5.23 Sơ đồ chức năng mạch trung kế Bảng 5.3 các chức năng của mạch trung kế Khối Chức năng Bộ điều khiển thiết bị giao diện (IDC) Gửi tín hiệu điều khiển bộ phân phối tín hiệu (SD) tới tất cả các mạch giám sát và điều khiển (CTL/SUP) và bộ chuyển mạch thử (TST) dưới sự điều khiển của TMC. Đọc tín hiệu SCN từ CTL/SUP dưới sự điều khiển của TMC. Bộ điều khiển mã hóa/giải mã (CODEC CTL) Đưa ra tín hiệu để điều khiển bộ mã hóa/giải mã CODEC theo tín hiệu điều khiển đồng bộ CODEC từ TMC. Mạch giám sát/điều khiển (CLT/SUP) Gửi tín hiệu đường dây [tín hiệu chiếm, xung thập phân (DP), tín hiệu ngắt, vv.] tới đầu Ring (R) và Tip (T) hoặc đầu E&M (EMT) theo tín hiệu điều khiển SD từ IDC. Giám sát tín hiệu trả lời, giải tỏa hướng về và tín hiệu nghẽn.Giữ đèn báo bận (BSY) ở mức ON khi trung kế bận. Chuyển mạch thử (TST) Ngắt đường dây trung kế khỏi trung kế bên kia khi tín hiệu SD từ IDC ở mức cao. Nối đường dây trung kế tới bộ tương thích thử (TST ADP) để thử trung kế sử dụng trung kế thử. Bộ chuyển đổi 2 dây/4 dây và khuyếch đại (HYB và AMP) Chuyển đổi 2 dây/ 4 dây. Bù suy hao tí