Tổng quan về tổng đài Alcatel 1000 E10

Vùng nhớ chung được chia thành nhiều vùng nhỏ ,với địa chỉ riêng biệt của từng vùng ,tương ứng với địa chỉ truy nhập của từng mp trên BUS,nhằm tránh xung đột 1.3.2 Cấu trúc của một trạm điều khiển chính (xem hình 2.7) CMP PUP MC PUS1 PUS4 CMS1 CMS4 BUS BSM MAS1 MAS4 MIS BL Hình 2.7 : Cấu trúc chức năng của trạm SMC Trạm điều khiển chính SMC bao gồm Một bộ đấu nối CMP Một bộ xử lý chính PUP Một bộ nhớ chung MC 1-4 bộ xử lý phụ PUS 1- 4 bộ đấu nối phụ CMS Vòng cảnh báo MAL ACAJB ACAJA ACU T R A C M C S A C U T R A C U T R ACAL C V C V CMP PUP MC PUS1 PUS4 MIS 5V 5V ACAJA ACAJB ACAJA ACAJ B CMS4 CMS1 MAS1 MAS4 Phân phối kép 48V BSM 1.3.3 Cấu trúc phần cứng của trạm điều khiển chính (xem hình 2.8) Hình 2.8 : Cấu trúc phần cứng trạm SMC Trạm điều khiển chính SMC được tổ chức xung quanh BUS giữa các trạm đa xử lý BSM 16 bit.Các bản mạch in nối tới BSM để trao đổi thông tin với nhau Trong SMC có 13 bảng mạch in nối tới BSM: Một bảng mạch ACAJA kết hợp với một bản mạch in ACAJB làm nhiệm vụ quản lý việc trao đổi thông tin giữa MIS với các phần tử trên BUS BSM của trạm SMC 1 đến 4 bảng mạch in ACAJA kết hợp với 1 đến 4 mạch in ACAJB để quản lý việc trao đổi giữa MAS với các phần tử trên BUS BSM của trạm SMC 1 đến 3 bảng mạch in ACMCQ(hoặc một bảng mạch in ACMCS) thực hiện chức năng là bộ nhớ chung Một bảng mạch in ACUTR thực hiện chức năng xử lý chính PUP 4 bảng mạch in ACUTR thực hiện chức năng xử lý phụ PUS Bảng mạch in ACALA không được nối với BUS BSM mà nối với mạch vòng cảnh báo MAL để thu thập và chuyển cảnh báo nguồn từ trạm SMC đến cho trạm SMM xử lý. Bảng xử lý ACUTR Chức năng và vị trí của ACUTR (xem hình 2.9) Bảng mạch ACUTR trong hệ thống OCB283 được tổ chức xung quanh con vi xử lý 68020(ACUTR3) hoặc vi xử lý 68030(ACUTR4),là một đơn vị xử lý cho các trạm đa xử lý được gọi là bộ xử lý chính PUP Bộ xử lý khác ACUTR3 (ACUTR4) ACMCS BUS BL BUS BSM Hình 2.9 : Vị trí của ACUTR Bảng mạch in ACUTR được đấu nối với BUS BSM BUS nội bộ BL trong trường hợp là bộ xử lý chính PUP Một trạm điều khiển có thể có một hay nhiều bảng mạch in ACUTR nối với BUS BSM ,để truyền dữ liệu tới các mạch nhớ ACMCQ hay ACMCS Đấu nối tới Bus trạm đa xử lý BSM xảy ra ở chế độ 16 bit (địa chỉ của nó nhỏ hơn 16 Mbyte) hoặc ở chế độ 32 bít (địa chỉ của nó lớn hơn 16 Mbyte). Chế độ 32 bít cho phép bộ xử lý 68020 được hoạt động hết khả năng (32 bít địa chỉ và 32 bít dữ liệu). Chế độ này được sử dụng một cách tự động khi địa chỉ được phát đi bởi bộ vi xử lý vượt quá 16 Mbyte Tổ chức chung của ACUTR Một bộ xử lý 32 bít làm việc ở tần số: Bộ xử lý 68020 của Motorola hoạt động ở 15,6 Mhz (ACUTR3) Bộ xử lý 68030 của Motorola hoạt động tại 40 Mhz (ACUTR4) Bộ xử lý 68020 có thể truy nhập vào : Một bộ nhớ EPROM 128 Kbyte (Bộ nhớ chỉ đọc có thể xoá và lập trình). Một bộ nhớ DRAM (bộ nhớ truy nhập tự do) 4Mbyte đối với ACUTR3 hoặc 16 Mbyte đối với ACUTR4). Các thanh ghi (vị trí nhớ có độ dài 1 đến 2 từ dành cho các mục đích đặc biệt như lưu địa chỉ hoặc số liệu cần xử lý). Một giao tiếp bus nội bộ BL Một giao tiếp bus trạm đa xử lý được cấp bởi dãy cổng BSM Một vùng đấu nối được sắp xếp trong dãy cổng BSM. Giao tiếp BL 680 x 0 EPROM 128 Kb DRAM x Mb Các thanh ghi Giao tiếp BSM BUS BL BUS BSM Hình 2.10 : Giao tiếp giữa các trạm Bảng nhớ chung 16 Mb ACMCS Chức năng và vị trí của bảng nhớ ACMCS Bảng mạch in ACMCS là bộ nhớ chung trong trạm điều khiển của OCB283.ACMCS được bảo vệ bằng mật mã tự sửa sai và có thể truy nhập thông qua BUS BSM và BL Bảng mạch in ACMCS giao tiếp với : BUS BSM với việc xâm nhập có ưu tiên .BUS số liệu là BUS 16-Bit dành cho các địa chỉ nhỏ hơn 16 Mb còn loại 32 bit dành cho các địa chỉ nằm trong khoảng 16Mb tới 4Gb. Để hoạt động bảng mạch in cần phải nối tới bảng xử lý chính qua BSM BUS có khả năng truy nhập nhanh (DMA) tới bảng chủ.Bus số liệu này là một BUS 32 bit nhưng nó chỉ có khả năng truy nhập tới các địa chỉ nhỏ hơn 16 bit. Bảng mạch in này không nhất thiết đòi hỏi một tuyến đấu nối với bảng mạch chủ thông qua BL Tổ chức tổng quan của bảng mạch ACMCS Bảng mạch in ACMCS bao gồm các thành phần cơ bản sau : Các giao diện với BSM và BL.Có một vùng địa chỉ đặc biệt chỉ có thể truy nhập thông qua BSM gọi là vùng liên kết gói(link-pack area).nó gồm có : Các thanh ghi lệnh và thanh ghi trạng thái Các bộ lọc và biên dịch địa chỉ 128 khối nhớ với mỗi khối 128,truy nhập thông qua BSM và BL Điều khiển truy nhập từng phần Các bảng kết nối – Coupler ACAJA/ACAJB Chức năng và vị trí của bảng kết nối :( xem hình 2.11) Bảng ACAJB Bảng ACAJA Bảng ADAJ Các thành phần khác của trạm AAISM AAISM BL Vòng A Vòng B BUS BSM Đấu nối mạch vòng Hình 2.11 : Vị trí của ACAJA/ACAJB Bộ nối được tổ chức trên cơ sở 1 con xử lý 68020 và tạo cho nó có khả năng nối 1 trạm mà trạm này gồm 1 bus trạm đa xử lý tới 1 vòng ghép thông tin (token ring). Bộ nối này được liên hợp với các phần mềm thích hợp và thực hiện các chức năng của bộ nối MIS (CMIS) hay bộ nối MAS (CMAS) tùy theo nó được đấu nối tới 1 vòng ghép liên trạm (MIS) hay 1 vòng ghép thâm nhập trạm điều khiển chính (MAS). Bộ nối có thể phục vụ như 1 bộ điều khiển trạm đối với các hoạt động khởi tạo và nạp phầm mềm. Nếu nó thực hiện chức năng như vậy thì nó được đề cập đến như là 1 "Bộ nối ghép chính" (CMP), ngược lại nó được đề cập tới như 1 " Bộ nối ghép thứ cấp" (CMS). Tổ chức tổng quát của bộ kết nối Bảng mạch ACAJA được tổ chức trên cơ sở bộ vi xử lý 32 bit 68020 của Motorola hoạt động ở 15.6 Mhz. Bộ vi xử lý 68020 có thể thâm nhập vào : 128 Kbyte EPROM 4 Mbyte DRAM Các thanh ghi (ICMAT, ICLOG …) 1 giao tiếp Bus trạm đa xử lý được cấp bởi một dãy cổng bus trạm đa xử lý. Một vùng kết nối được sắp xếp bên trong dãy cổng Bus trạm đa xử lý. Hai bộ phối ghép vòng tín hiệu : 1 bộ được đặt ở ACAJA và 1 bộ khác trên ACAJB. Hai bảng này được đấu nối với nhau thông qua 1 bus riêng ở sau giá máy. Nguồn cấp cho 2 bảng mạch là riêng rẽ, để bảo đảm không xảy ra sự nhiễu loạn đồng thời của 2 vòng trong trường hợp có sự cố về nguồn. Bảng ACAJB cũng tạo cho nó khả năng đọc số trạm (địa chỉ vật lý = APSM). Ma trận chuyển mạch MCX 2.1 Vai trò của hệ thống ma trận chuyển mạch CCX Hệ thống ma trận chuyển mạch thiết lập đấu nối các kênh miền thời gian (các khe thời gian) cho các đơn vị truy nhập thuê bao gần (CSNL) và các trạm điều khiển thiết bị phụ trợ (SMA) và các trạm điều khiển trung kế (SMT). Cụ thể, hệ thống điều khiển ma trận thực hiện : Đấu nối đơn hướng giữa bất kỳ kênh đầu vào nào (VE) tới bất kỳ kênh đầu ra nào (VS). Càng có nhiều cuộc nối đồng thời thì càng có nhiều kênh đầu ra. Đấu nối giữa bất kỳ 1 kênh đầu vào nào tới M kênh đầu ra Đấu nối N kênh đầu vào thuộc về cùng 1 cấu trúc khung của bất kỳ khung ghép nào tới N kênh ra thuộc về cùng cấu trúc khung, tuân theo liên kết và sắp xếp trình tự các khung thu được. Chức năng này được nói đến như là đấu nối Nx64 Kbít/s. Một cuộc nối song hướng giữa đầu cuối A (phía gọi) và đầu cuối B (phía bị gọi) diễn ra ở dạng 2 cuộc nối đơn hướng. Hệ thống ma trận chuyển mạch bảo đảm : Chuyển mạch giữa thiết bị phụ trợ và các kênh thoại cho các hoạt động báo hiệu tần số âm thanh. Phân phối đồng thời các âm báo và các thông báo ghi sẵn cho từ 1 kênh ra trở lên. Chuyển mạch cố định cho các kênh mà các kênh này cung cấp các tuyến số liệu hay các tuyến báo hiệu số 7 giữa trung kế và trung kế hoặc giữa trung kế và trạm điều khiển thiết bị phụ trợ (SMA). Mỗi trạm SMX được cấu trúc thành hai mặt A và B hoạt động song song với nhau, các cuộc đấu nối đều được thực hiện đồng thời trên cả mặt A và B nên nếu một mặt bị sự cố thì việc đấu nối vẫn thực hiện bình thường. 2.2 Tổ chức hệ thống ma trận chuyển mạch CCX(xem hình 2.12) Hệ thống ma trận chuyển mạch gồm : Ma trận chuyển mạch chính : Chuyển mạch 16 bít, gồm 3 bít dự phòng Ma trận chuyển mạch 2048 x 2048 đường ma trận với 1 tầng chuyển mạch thời gian. Module chuyển mạch 64 đường ma trận Chức năng lựa chọn nhánh : Lựa chọn Khuyếch đại Giao tiếp các trạm đấu nối (CSNL, SMT, SMA …) Giao tiếp phân phối thời gian Các đường ma trận : Tốc độ 4 Mbit/s Module đấu nối 8 LR(Mỗi GLR gồm LR và 1 đường đồng bộ) Tất cả được cấu trúc kép hoàn toàn SAB SAB SMT SMA CSNL LA LA SAB SAB SMT SMA CSNL LA LA ACX B MCX A LR B LR A Trạm hay CSNL Trạm hay CSNL Chuyển mạch chủ Hệ thống ma trận đấu nối (CCX) Hình 2.12 : Tổ chức của CCX 2.3 Hoạt động của hệ thống ma trận chuyển mạch CCX Các đấu nối được thực hiện ở cả 2 nhánh. Lựa chọn nhánh hoạt động cho khe thời gian (TS) được thực hiện bằng cách so sánh các khe thời gian ra của mỗi nhánh. Ba bít điều khiển cho phép các chức năng sau đối với mỗi nhánh: Mang bít chẵn lẻ của khe thời gian, từ khối lựa chọn nhánh (SAB) vào tới SAB ra. Thiết lập, qua đường ma trận, lựa chọn nhánh hoạt động. Giám sát đấu nối theo yêu cầu. Đo lường chất lượng truyền dẫn theo yêu cầu. Việc giám sát hệ thống ma trận chuyển mạch được thực hiện nhờ phần mềm quản lý đầu nối (chức năng quản lý hệ thống ma trận GX). 5 bit trong số 8 bít thêm vào sẵn sàng cho sử dụng chuyển mạch ngoài băng. Ví dụ: truyền các tín hiệu liên quan tới các tuyến chuyên dụng. 2.4 Chọn lựa và khuếch đại nhánh SAB(xem hình 2.13) MCX MCX CAL CAL COMP COMP Phía Phát Phía thu SAB A SAB B SAB B SAB A LAE LAE LRE A LRE B SAB A SAB B LRS A LRS B CAL COMP Tính toán chẵn lẻ So sánh từng bit Kiểm tra chẵn lẻ Hình 2.13 : Chọn lựa và khuyếh đại nhánh SAB SAB được đặt trong các giá mà các giá này có các thành phần được nối tới hệ thống ma trận chuyển mạch. Các thành phần này là các đơn vị truy nhập thuê bao gần, các trạm điều khiển trung kế và các trạm điều khiển thiết bị phụ trợ, được nói đến dưới cái tên chung" Các đơn vị đấu nối" hay "UR". Chức năng chính của đơn vị này (SAB) là thực hiện giao tiếp giữa UR và 2 nhánh, ma trận chuyển mạch chính A và B. SAB thu và phát các tuyến thâm nhập (LA) tới từ các UR và tạo ra các LR: (LRA cho MCXA và LRB cho MCXB Các hoạt động xử lý được thực hiện bởi SAB là: Khuếch đại các đường ma trận trên hướng phát và hướng thu. Thích nghi 8/16 bits, giữ nguyên 8 bít/1 kênh. Xử lý 3 bít điều khiển. Lựa chọn nhánh. Giao tiếp phân phối thời gian giữa các UR và ma trận chuyển mạch chính. Giao tiếp thâm nhập trên hướng phát và hướng thu. Module thiết bị cho thực thể này là: 16 đường LR cho SMT 2G và CSN. 8 đường LR cho SMA, và SMT1G. 2.5 Ma trận chuyển mạch chính MCX Ma trận chuyển mạch chính gồm 2 nhánh, nhánh A và nhánh B, và theo quan điểm phần cứng nó gồm các trạm điều khiển chính (SMX). Hình vẽ dưới đây, trình bày 1 nhánh của MCX, trạm SMX và ma trận chuyển mạch phân thời gian 2048 đường vào và 256 đường ra của SMX (hay ma trận 2048 x 256). 2.5.1 Một nhánh của MCX:(xem hình 3.12) Một nhánh của MCX được trình bày trong hình vẽ dưới đây. Trong cấu hình cực đại có 2048 đường vào LRE và 2048 đường ra LRS - gồm tới 8 SMX. Mỗi SMX tiếp nhận các tín hiệu thời gian bội ba (8 Mhz và đồng bộ khung) từ đơn vị cơ sở thời gian STS, và sau khi lựa chọn mức logic chính, sẽ phân phát thông tin thời gian và đồng bộ khung tới chuyển mạch và giao tiếp đường ma trận ILR. Mỗi trong số 8 SMX xử lý 256 LRE (đường ma trận đầu vào) và 256 đường ma trận đầu ra LRS (trong cấu hình rút gọn, 48 LRE và 48 LRS) trong các giao tiếp đường ma trận (ILR). ở lối ra của ILR phía vào, các đường LCXE có các chỉ số giống nhau được ghép vào cùng vị trí của tất cả các SMX. Mỗi ma trận phân thời gian có khả năng chuyển mạch bất kỳ khe thời gian nào trong số 2048 LRE tới bất kỳ khe thời gian nào trong số 256 LRS của nó (trong cấu hình rút gọn, bất kỳ khe thời gian nào trong số 48 LRE tới bất kỳ khe thời gian nào trong số 48 LRS của nó). Các Module phần cứng là như sau: 64 LR cho ma trận phân thời gian. 16 LR cho các giao tiếp đường ma trận. 1 Ma 2 Trận 3 0 4 2048 ´ 5 256 6 7 8 246LRS COUP MAT CMP BSM 256LRE ILR ILR SMX1 0 255 M A S 0 255 1 Ma 2 Trận 3 1 4 2048 ´ 5 256 6 7 8 256LRS COUP MAT CMP BSM 256LRE ILR SMX2 256 511 M A S 256 511 1 Ma 2 Trận 3 7 4 2048´ 5 256 6 7 8 246LRS COUP MAT CMP BSM 256LRE ILR ILR SMX8 0 255 M A S 1792 2047 ILR Hình 2.14: Cấu trúc một nhánh MCX 2.5.2 Trạm SMX ( xem hình 2.15) Mỗi SMX gồm: Một bộ nối ghép chính (CMP) cho phép thông tin 2 hướng trên vòng ghép thâm nhập trạm điều khiển chính (MAS) và thực hiện các chức năng của "bộ xử lý" cho xử lý phần mềm điều khiển chuyển mạch ma trận (MLCOM). Một bộ nối cho giao tiếp với ma trận chuyển mạch phân thời gian. Các giao tiếp đường ma trận (ILR) cho tối đa 256 LRE và 256 LRS (cấu hình rút gọn là 48 LRE và 48 LRS). Một ma trận phân thời gian với dung lượng tối đa 2048 LRE (đầu vào) và 256 LRS (đầu ra). Ma trận chuyển mạch thời gian 2048LRE´256LRS Giao tiếp đường mạng ILR Giao tiếp đường mạng ILR Coupler ma trận CMP Tối đa 1792 LCXE từ các SMX khác Tới các SMX khác 256 LCXS 256 LRE 256 LCXE 256 LRS MAS 256 LRE Hình 2.15 : Tổ chức của SMX BSM: Bus trạm điều khiển (đa xử lý). LCXE: Liên kết nội bộ tới MCX và đầu nối tới 2 SMX. LRE: Đường ma trận vào (theo quan điểm của MCX). LRS: Các đường ma trận ra (theo quan điểm của MCX) 2.5.3 Phần giao tiếp lệnh (xem hình 2.16) Phần giao tiếp lệnh thực hiện các chức năng sau: Nhận qua MAS các lệnh từ SMC Đọc/ ghi các lệnh vào bộ nhớ lệnh Xử lý các chức năng điều khiển Chuyển các đáp ứng tới SMC Giao tiếp với STD Bộ xử lý và các chức năng của Coupler đấu nối tới MAS hoàn toàn giống như của SMC.Trong MCX có 3 loại bảng mạch in: CMP : ACAJA/ACAJB Coupler ma trận : RCMP ACAJA ACAJA ACAJA BSM Bus nối tiếp tới CMT&RCID CMP MAS Hình 2.16 : Giao tiếp lệnh 2.5.4 Phần giao tiếp LR(RCID) Phần giao tiếp với đường mạng LR thực hiện các chức năng sau: Giao tiếp với các LR đi từ SAB hay đi tới SAB, thực hiện chức năng : Phân phối các đường mạng đi vào trường chuyển mạch LRE ,với khuân dạng thích hợp với các ma trận,trên các thành phần ma trận của tất cả các trạm chuyển mạch khác trong nhánh. Phát và thu thông tin từ ma trận chuyển mạch có liên quan tới các SAB trên các đường ma trận ra LRS. Xử lý các bít kết quả kiểm tra đến từ bộ khuếch đại UR Hoạt hoá các đo kiểm theo yêu cầu đấu nối và chuyền dẫn Phân phối các đường đồng hồ tới UR Kiểu Module cho 16 LR : Một bảng mạch in RCID thực hiện chức năng giao tiếp cho 16 LRE và 16 LRS 2.5.5 Phần ma trận đấu nối (xem hình 2.17) 64 64 64 64 64 64 64 Khối cơ sở 1.2 Khối cơ sở 1.32 Khối cơ sở 1.12 Khối cơ sở 1.2 Khối cơ sở 1.32 Khối cơ sở 1.12 Khối cơ sở 1.2 Khối cơ sở 1.32 Khối cơ sở 1.12 Khối cơ sở 1.2 Khối cơ sở 1.32 Khối cơ sở 1.12 32 x 64 LRE = 2048 LRE 256 LRS Hình 2.17 : Ma trận chuyển mạch 2048 LRE ´ 256 LRS Để xây dựng trường chuyển mạch cho tổng đài A1000 E10.Alcatel đã sử dụng các khối chuyển mạch thời gian cơ sở .Mỗi một khối chuyển mạch cơ sở là một ma trận 64 LR´64 LR .Như vậy để xây dựng ma trận chuyển mạch 2048 LRE´ 2048LRS thì cần 1024 khối Chức năng của ma trận chuyển mạch là chuyển mạch bất kỳ một kênh vào nào tới bất kỳ một kênh ra nào.Hoạt động của ma trận chuyển mạch dựa trên phương thức truy nhập bộ nhớ kép(Dual) Kiểu bộ nhớ đệm : Bộ nhớ này cho phép lưu trữ các mẫu liên quan tới khung ,làm việc theo nhịp cơ sở thời gian và vị trí lưu trữ sẽ theo thứ tự giống như thứ tự khung và các khe thời gian. Việc đọc ra được thực hiện dưới sự điều khiển của bộ nhớ điều khiển . Việc đọc/ghi được thực hiện tại từng khung Kiểu bộ nhớ điều khiển : Địa chỉ liên quan tới đấu nối VEj liên qun tới đấu nối VEj -> VSi được lưu trữ trong từng địa chỉ bộ nhớ điều khiển , địa chỉ đó tương ứng với địa chỉ của VSi . Bộ nhớ này thực hiện ghi vào theo sự điều khiển của các khối điều khiển , việc đọc ra thực hiện theo nhịp của cơ sở thời gian Ma trận chuyển mạch có dung lượng cực đại là 2048 LRE và 256 LRS, nó được xây dựng từ hai Module 1024 LRE ´ 256 LRS. Các Module này được xây dựng từ các khối chyển mạch cơ sở Ma trận chuyển mạch theo thời gian của SMX được tạo thành từ sự xắp xếp 32 cột,mỗi cột 4 khối chuyển mạch cơ sở cho phép tối đa 2048 LRE và 256 LRS . Bất kỳ một đấu nối nào của ma trận chuyển mạch thời gian đều chỉ thực hiện qua một khối chuyển mạch cơ sở 2.5.6 Ma trận chuyển mạch cơ sở Ma trận chuyển mạch cơ sở được thực hiện bởi bảng mạch in RCMT,bảng này gồm 4 ma trận 64 LR ´ 64 LR. Bảng mạch in RCMT được cấu thành từ hai bảng mạch hoạt động hỗ trợ nhau . Truy nhập bảng được thực hiện ở tốc độ 4Mb/s . Hoạt động trong bảng mạch với tốc độ 16MHz RCMT 64´64 RCMT i 64´64 64 LCSM 64 LCSM RCSM 0 RCSM 1 RCMT(i+1) 64´64 RCSM 0 RCSM 1 64 LCSM 64 LCSM 64 LCSM 64 LCSM RCID RCID 64 LXS 64 LXE Hình 2.18 : Giao diện của RCMT Ma trận 64 LR ´ 64 LR là ma trận chuyển mạch vuông sử dụng trường chuyển mạch T,với phương pháp ghi tuần tự - đọc ngẫu nhiên . Điểm đặc biệt của trường chuyển mạch trong tổng đài A1000 E10 là việc sử dụng duy nhất một trường chuyển mạch thời gian . Khác với các hệ thống tổng đài khác sử dụng hệ thống chuyển mạch ghép như TST , TSST... Mặc dầu vậy trường chuyển mạch trong tổng đài E10 vẫn có đủ khả năng đáp ứng cho mọi cuộc đấu nối và là một trường chuyển mạch không tổn thất Với một tầng chuyển mạch T, A1000 E10 có thể đáp ứng đầy đủ các yêu cầu đối với một truờng chuyển mạch trong một hệ thống tổng đài lớn .Điều này có được do sự kết hợp ,sắp xếp một cách Logic các khối mạch thời gian cơ sở 64 ´ 64 thành một ma trận chuyển mạch 4 hàng 32 cột để cho bất kỳ đầu vào nào trong 2048 đường LR đi vào cũng có thể được đấu nối với bất kỳ lối ra nào trong 256 đường LR đi ra Trạm đa xử lý điều khiển thiết bị phụ trợ và báo hiệu số 7 (SMA) Vai trò và vị trí của trạm SMA Trạm đa xử lý điều khiển thiết bị phụ trợ và báo hiệu số 7 thực hiện chức năng sau: Quản trị việc tạo Tone và các thiết bị phụ trợ khác – ML ETA Xử lý gia thức báo hiệu số 7 của CCITT – ML PUPE Tuỳ thuộc vào cấu hình và lưu lượng cần xử lý mà trong một SMA có thể chỉ được cài đặt một phần mềm quản trị thiết bị phụ trợ ETA, chỉ một phần mềm xử lý giao thức báo hiệu số 7 PUPE hay cả hai phần mềm này Trạm SMA của OCB 283 bao gồm các thiết bị phụ trợ sau: Các bộ thu/phát đa tần Các mạch thoại hội nghị Các bộ tạo tone Thiết bị đồng hồ Các bộ thu phát các báo hiệu số 7 Trạm diều khiển thiết bị phụ trợ SMA là đơn vị đấu nối UR nó được đấu nối với : Mạng đấu nối MCX bằng 8 đường ma trận LR.Thông qua hệ thống đấu nối SMA còn nhận được các đồng hồ cơ sở thời gia từ STS Mạch vòng truy nhập trạm điều khiển chính MAS để trao đổi thông tin giữa SMA và các khối điều khiển khác của OCB 283. Mạch vòng cảnh báo MAL Cấu trúc chức năng trạm SMA(Sơ đồ khối hình 2.19) MAS BL PUS MC PUP CMP BUS BSM CSMP 12 CLOCK n CTSV 2 CTSV 1 Hình 2.19 : Tổ chức điều khiển trạm SMA Để thực hiện các chức năng trên SMA có thể có cấu trúc phần cứng như sau Một bộ đấu nối chính (CMP) Tuỳ theo dung lượng xử lý cuộc gọi mà có thể có: Một bộ xử ký chính (PUP) Một bộ xử lý phụ (PUS) Một bộ nhớ chung (MC) 1 tới 12 Coupler thực hiện các chức năng như : Xử lý tín hiệu tiếng (CTSV) Xử lý tín hiệu đa giao thức (CMSP) Quản trị đồng hồ (CLOCK) Mỗi một Coupler xử lý tín hiệu tiếng CTSV thực hiện một trong những chức năng sau: Thu phát tần số – RGF Thoại hội nghị – CCF Tạo tone - GT Đo kiểm những biến động ngẫu nhiên Coupler xử lý báo hiệu đa giao thức CSMP có thể thực hiển xử lý: Giao thức báo hiệu số 7 (SS7) Giao thức điều khiển đường số liệu mức cao (HDLC) 3.3 Cấu trúc phần cứng của trạm SMA (xem hình 2.20) MAL LRB LRA MAS SAB ICID ICID BL ACALA A C A J B AC M C S AC U T R AC U T R I C T SH A C H I L I C H O R I C T S H A C A J A C V 5V C V 5V BSM Hình 2.20 : Cấu trúc phần cứng SMA Trạm SMA được xây dựng xung quanh hệ thống đa xử lý A8300 các bảng mạch in khác nhau được đấu nối với Bus BSM 16-bit như là một phương tiện thông tin Trên thực tế có 16 bảng mạch in có thể nối tới BSM: Một cặp bảng ACAJA/ACAJB quản trị việc trao đổi thông tin qua MAS thực hiện chức năng là Coupler chính CMP Một bảng mạch in ACMCQ hoặc ACMCS hỗ trợ cấp phát bộ nhớ cho trạm Một bảng mạch in ACUTR thực hiện chức năng bộ xử lý chính PUP Một bảng mạch in ACUTR thực hiện chức năng bộ nhớ phụ PUS Tối đa có tới 12 bảng mạch in thực hiện các chức năng đặc biệt của trạm SMA Một hay nhiều bảng thực hiện chức năng tạo tone,thu phát đa tần ,thoại hội nghị ICTSH Một hay hai bảng xử lý giao thức báo hiệu số 7 ACHIL Một bảng tạo đồng hồ cho tổng đài ICHOR Những bảng sau đây có trong trạm nhưng không được nối tới BSM: Một cặp bảng ICID thực hiện chức năng giao tiếp giữa các nhánh của SMX và SMA Một bảng ACALA để thu thập cảnh báo xuất hiện trong SMA để chuyển tới mạch vòng cảnh báo MAL 3.3.1 Chức năng của bảng mạch in ICHOR Chức năng của bảng mạch in ICHOR là tạo đồng hồ cho tổng đài hoạt động và giữ độ chính xác ,độ ổn định đồng hồ chính xác cho OCB 283 .Tín hiệu thời gian được phân phối kép trong mạng chuyển mạch.Tín hiệu thời gian cũng được bảo vệ chống lại sự trôi pha khi phải điều chỉnh lại thời gian và phải được bảo vệ chống lại việc mất tín hiệu thời gian khi phần cứng của đồng hồ hoạt động không bình thường 3.3.2 Chức năng của Coupler ACAJA/ACAJB Coupler ACAJA/ACAJB cho phép kết nối SMA với mạch vòng thông tin MAS để thực hiện thông tin hai chiều với các trạm điều khiển khác trong tổng đài .Các thông tin được trao đổi giữa SMA và MAS : Báo hiệu kênh riêng từ các bảng ICTSH , nhận biết các tín hiệu tần số âm thanh do các bộ RF và RGF phát ra Các bản tin vào/ra các ứng dụng được thực hiện bởi các bộ xử lý trong SMA như bản tin định vị ,bản tin báo hiệu số 7 3.3.3 Chức năng bảng mạch in ACALA Bảng mạch in thực hiện thu thập cảnh báo.Bảng mạch in ACALA có nguồn nuôi riêng .Trong SMA các thực thể phát cảnh báo là cá nguồn CV 3.3.4 Chức năng bảng mạch in ICID ICID thực hiện chức năng phòng vệ cho các nhóm đường mạng GLR.Bảng mạch in ICID thực hiện các chức năng sau : Nhận 8 đường ma trận LR và cơ sở thời gian có liên quan thông qua bảng mạch in RCID từ một nhánh của ma trận chuyển mạch chính SMX Phát 8 đường truy nhập LA và 8 cơ sở thời gian có liên quan tới đơn vị đấu nối UR ( SMA-SMT) Xen thời gian có liên quan DT bằng 8 đường ma trận tới từ nhánh còn lạicủa SMX Đồng bộ các đường LR tới từ SMX với các đường xen thêm này xử lý các bit thêm vào trên các đường LR Tạo ra các tín hiệu thích ứng với các đường truy nhập LA Tạo các tín hiệu xen vào Xử lý các đường truy nhập vào LAE và tạo ra các đường truy nhập ra LRE Trạm điều khiển trung kế SMT 4.1 Vai trò và vị trí của SMT 4.1.1 Vai trò của trạm điều khiển trung kế SMT Trạm SMT đảm bảo giao diện chức năng giữa các bộ dồn kênh PCM và trung tâm chuyển mạch. Các PCM tới từ : Một trung tâm chuyển mạch khác. Đơn vị truy nhập số thuê bao xa (CSND) Thiết bị thông báo ghi âm sẵn cấu trúc số. Trạm SMT cho phép thực hiện chức năng điều khiển PCM (URM), chức năng này chủ yếu bao gồm : Theo hướng PCM tới trung tâm chuyển mạch : Biển đổi mã HDB3 sang mã nhị phân Tách báo hiệu liền kênh Quản lý các kênh báo hiệu kênh chung mang bởi khe thời gian TS16. Đấu nối chéo (cross conection) các kênh giữa PCM và đường nối ma trận LR. Theo hướng từ trung tâm chuyển mạch tới PCM : Biến đổi mã nhị phân thành mã HDB3 Truyền báo hiệu liền kênh Quản lý các kênh báo hiệu kênh chung mang bởi khe thời gian TS16. Đấu nối chéo các kênh giữa đường nối ma trận LR và PCM 4.1.2 Vị trí của trạm trung kế Trạm SMT được nối với : Các phần tử bên ngoài (CSND) bởi các đường PCM (tối đa 32). Ma trân chuyển mạch bởi các tập hợp 32 đường nối ma trận LR, hoặc 4 nhóm đường nối ma trận để mang nội dung của các kênh báo hiệu kênh chung CCITT N 07 và các kênh tiếng nói. Bộ dồn kênh thông tin MAS thực hiện trao đổi thông tin giữa SMT và các trạm điều khiển . Vòng cảnh báo MAL. 4.2 Tổ chức của SMT(xem hình 2.21) LOGIC Điều khiển Bộ phối hợp dồn kênh chính ( CMP) LOGIC LOGIC Thiết bị cơ Sở 8 Các MODULE thu nhận 32 Giao diện PCM bên ngoài 4 Giao diện ma trận chuyển mạch chính (MAS) Tới ma trận chuyển mạch chính Tuyến nối PCM Hình 2.21 : Tổ chức chung của trạm điều khiển trung kế SMT Trạm SMT được thiết kế để hỗ trợ phần mềm ML URM nhằm đấu nối các trạm tuyến PCM bên ngoài và xử lý báo hiệu liền kênh. Trạm SMT xử lý 32 đường PCM. Các đường PCM này chia thành 8 nhóm. Trạm SMT bao gồm : Các module thu nhận kép, mỗi module xử lý 4 tuyến PCM (nhiều nhất là 8 module). Một thiết bị cơ sở bao gồm : Một bộ phối hợp dồn kênh chính CMP cho việc đối thoại trên các bộ dồn kênh thông tin MAS được chỉ định cho một tập các trạm SMT. Một đơn vị logic (LOGUR) kép quản lý 8 module thu nhận, làm việc theo kiểu hoạt động/ dự phòng (Pilot/ Reserve). Logic hoạt động : Thực hiện chuyển mạch và bảo vệ liên quan tới chuyển mạch. Logic dự phòng : Thực h