Luận văn Đo lực và ứng suất

y sạch dầu mỡ và sau đó được trung hòa bằng hóa chất. Để tạo ra bề mặt có tính chất lý tưởng đối với loại keo này, bề mặt phải được làm sạch vết rỉ để tạo ra bề mặt nhẵn nhưng không quá bóng. MẠCH CẦU WHEATSTONE: Cầu Wheatstone là mạch cầu được chọn nhiều nhất trong việc đo những biến dạng điện trở nhỏ (tối đa 10%) như trong việc dùng các miếng đo biến dạng. Nguyên lý: Đối cầu Wheatstone của hình 1: Tín hiệu đầu ra Em qua thiết bị đo với trở kháng Zm: R: điện trở danh nghĩa ban đầu của các điện trở R1, R2, R3 & R4 (thường là 120W nhưng là 350W cho các bộ biến cảm). V: điện áp cung cấp cho cầu. Điện áp cung cấp cho cầu là một nguồn năng lượng cung cấp thật ổn định. Phần lớn Zm lớn hơn R rất nhiều (ví dụ như:Vôn kế, bộ khuếch đại với liên kết trực tiếp) do đó thì phương trình (1) trở thành: Từ (2) có nhận xét là: sự thay đổi đơn vị điện trở của 2 điện trở nghịch nhau. Đặc tính này của cầu Wheatstone thường được dùng để bảo đảm tính ổn định nhiệt của mạch đo và cũng để dùng cho các thiết kế đặc biệt. Cân bằng ban đầu: Trước khi bắt đầu việc thử nghiệm, điều quan trọng là nên nhớ đem tất cả các số ghi trên thiết bị trở lại số không. Điều này sẽ làm đơn giản cho việc thể hiện đo đạc và cho phép dùng thiết bị tốt hơn. Hình trên cho thấy một phương pháp thường dùng để đảm bảo cho việc cân bằng ban đầu. Ra là điện trở cố định, Rb là một thế kế nhiều vòng. Trong phần lớn thường sử dụng Ra=20kW, Rb=40kW đủ thích hợp cho việc cân bằng. Trong trường hợp của các bộ biến cảm, việc cân bằng có thể thực hiện trực tiếp lên bộ cảm biến bằng cách thêm những điện trở vào mạch các miếng đo. Các đặc tính của cầu: Bù nhiệt: Phần lớn các miếng đo biến dạng hiện nay đều có khả năng tự động cân bằng. Thí dụ, một miếng đo được cân bằng cho phép về lý thuyết sẽ không cho thấy sự thay đổi điện trở nào khi miếng thép mà miếng đo được dán lên sẽ giãn nở khi nhiệt độ thay đổi. Đặc tính tự cân bằng này có được là nhờ việc xử lý nhiệt áp dụng cho kim loại dùng để chế tạo ra miếng đo. Cách xử lý nhiệt này chỉ có hiệu quả trong một tầm nhiệt độ giới hạn nào đó. Bằng cách dùng cầu Wheatstone ta cũng có thể chế tạo mạch cân bằng nhiệt độ. Như đã biết, sự thay đổi nhiệt độ của 2 nhánh cầu kề nhau sẽ tự triệt tiêu nên miếng đo cân bằng D được nối vào mạch cầu Wheatstone với miếng đo hữu công A. (xem hình vẽ). Mạch cân bằng nhiệt độ. Miếng đo D cũng có cùng tính chất như miếng đo A và cũng được dán lên khối vật liệu; trong khi dán các miếng đo, khối vật liệu thử nghiệm này không bị chịu một lực tác động nào. Ngoài ra 2 miếng đo A&D nên được đặt gần với nhau càng tốt; tất cả sự thay đổi nhiệt độ chung cả hai miếng đo này sẽ được triệt tiêu và nó sẽ tự cân bằng nhiệt độ. Sự kết hợp các miếng đo: Cầu Wheatstone cho phép kết hợp nhiều miếng đo hữu công. Hình trên cho thấy bốn miếng đo được dán lên thanh mẫu. Khi thanh mẫu bị kéo ra khỏi bởi lực P, những biến dạng tương tự sẽ là: n: hệ số Poisson. A: tiết diện ngang. E: Modun đàn hồi. Bốn miếng đo như vậy tạo thành cầu Wheatstone nên điện áp ở đầu ra sẽ là: Độ uốn của thanh mẫu sẽ được cầu Wheatstone cảm nhận vì các miếng đo 1 và 3 ( cũng như 2&4) sẽ cộng các biến dạng có dấu nghịch với nhau và như thế sẽ tự triệt tiêu theo nhiệt độ. Đây là nguyên lý được dùng thường xuyên trong việc thiết kế các bộ cảm biến. CHƯƠNG II KHẢO SÁT CỔNG MÁY IN BỘ ADC 12 BIT & VÀ CÁC LINH KIỆN CÓ LIÊN QUAN Giao tiếp với máy tính là việc trao đổi dữ liệu giữa máy tính với một hay nhiều thiết bị ngoại vi. Hai thiết bị ngoại vi quen thuộc của máy tính là bàn phím và màn hình. Ngoài ra máy tính còn được bố trí thêm các đường giao tiếp đa năng khác nhau: giao tiếp nối tiếp (thông qua cổng COM), giao tiếp song song (cổng LPT) giao tiếp qua khe cắm (SLOT). Ghép nối nối tiếp cho phép trao đổi thông tin giữa các thiết bị với nhau theo từng bit một. Số liệu thường được gởi theo từng nhóm bit SDU (Serial Data Unit) mà nó tạo thành một byte hay một từ... Các thiết bị ngoại vi như Plotter, modem, mouse và printer có thể được ghép nối với PC qua cổng nối tiếp COM. Các ghép nối của PC cho trao đổi nối tiếp đều theo tiêu chuẩn RS232C của EIA hoặc CCITT ở châu Au. Về mặt kinh tế việc trao đổi thông tin qua cổng nối tiếp là ít tốn kém nhưng về mặt kỹ thuật thì khá phức tạp. Giao tiếp qua khe cắm SLOT cũng phức tạp không kém đòi hỏi việc gia công thiết bị phải chính xác, hơn nữa việc tháo vỏ máy để gắn SLOT Card sau mỗi lần đo là vấn đề khó chấp nhận. Giao tiếp qua cổng song song, dữ liệu truyền song song vì vậy tốc độ truyền song song thường cao hơn truyền nối tiếp (khoảng từ 40kB/s đến 1MB/s). Hầu hết các máy tính đều trang bị cổng này. Việc trao đổi thông tin một cách dễ dàng. KHẢO SÁT CỔNG MÁY IN: Cổng này để dùng giao tiếp với máy in. Đầu cắm có 25 chân và còn gọi là DB25. Bên trong có 3 thanh ghi có thể truyền số liệu và điều khiển máy in, mỗi thanh ghi 8 bit. Ba thanh ghi gồm: Thanh ghi dữ liệu (Data register): Có địa chỉ bằng địa chỉ cơ bản của máy in=378H. Thanh ghi trạng thái (Status register).(chỉ đọc): D0,D1,D2: không sử dụng (thường để ở mức [ 1]) Có địa chỉ bằng địa chỉ cơ bản +1=379H. Thanh ghi điều khiển : D5,D6,D7: không sử dụng(thường để ở mức [ 1]). Địa chỉ bằng địa chỉ cơ bản + 2=37AH. Việc nối máy in với máy tính được thực hiện qua lỗ cắm DB25 ở phía sau máy tính. Nhưng đây không chỉ la chỗ nối với máy in mà khi sử dụng máy tính vào mục đích đo lường và điều khiển thì việc ghép nối cũng thực hiện qua ổ cắm này. Qua cổng này dữ liệu được truyền đi song song nên đôi khi còn được gọi là cổng ghép nối song song và tốc độ truyền dữ liệu cũng đạt đến mức là đáng kể. Tất cả các đường dẫn của cổng này đều tương thích TTL, nghĩa là chúng đều cung cấp một mức điện áp nằm giữa 0V và 5V. Bên cạnh 8 bit dữ liệu còn có những đường dẫn tín hiệu khác, tổng cộng người sử dụng có thể trao đổi 1 cách riêng biệt với 17 đường dẫn, bao gồm 12 đường dẫn ra và 5 đường dẫn vào. Bởi vì 8 đường dẫn dữ liệu. D0-D7 không phải là đường dẫn 2 chiều trong tất cả các loại máy tính, nên sau đây ta sẽ thấy là D0-D7 chỉ sử dụng như là lối ra, các lối ra khác nữa là STROBE, AUTOFEED (AF), INIT và SELECTIN (SLCTIN). Khi trao đổi thông tin với máy in các đường này đều có chức năng xác định. Các tín hiệu của đầu cắm DB25: Chân Tín hiệu Môtả 1 STR Mức tín hiệu thấp truyền dữ liệu tới máy in. 2 D0 Bit dữ liệu D0. 3 D1 Bit dữ liệu D1 4 D2 Bit dữ liệu D2. 5 D3 Bit dữ liệu D3. 6 D4 Bit dữ liệu D4. 7 D5 Bit dữ liệu D5. 8 D6 Bit dữ liệu D6. 9 D7 Bit dữ liệu D7. 10 ACK Mức thấp chỉ rằng máy in đã nhận 1 ký tự. BUSY PE Báo hết giấy. SLCT Báo lựa chọn máy in. AF Tự nạp giấy. ERROR Báo lỗi máy in. INIT Reset máy in. SCLTIN Chọn máy in. 18-25 GND Đất. KỸ THUẬT BIẾN ĐỔI ADC – KHẢO SÁT ADC ICL 7109: Kỹ thuật biến đổi ADC: Biến đổi Analog – Digital là thành phần cần thiết trong việc xử lý thông tin và các chức năng điểu khiển sử dụng phương pháp số, tín hiệu thực tế thì ở dạng Analog. Một hệ thống tiếp nhận dữ liệu giao tiếp A/D để chuyển đổi tín hiệu tương tự sang tín hiệu số để xử lý. Đặc tính kỹ thuật của mạch ADC: Độ chính xác bất định do lượng tử hóa: Điện áp tương tự liên tục được chia thành 2n khoảng gián đoạn ở mỗi mạch đổi n bit. Các giá trị tương tự cùng một khoảng được biểu thị cùng nhị phân. Do có một độ chính xác bất định ± ½ LSB (Least significant bit). Độ chính xác: Độ chính xác tuyệt đối là sự sai biệt giữa lý thuyết và trị thực tế của điện áp tương tự vào cho 1 mã nhị phân ra. Vì một mã số ra tương tứng với 1 khoảng hẹp của điện áp tương tự vào ở định nghĩa trên được xem như là điểm giữa khoảng. Độ chính xác tương đối giống như độ chính xác tuyệt đối như định nghĩa trong điều kiện tràn khung đã được lấy chuẩn, vì các điểm rời trên đặc tính chuyển lý thuyết nằm trên một đường thẳng nên độ chính xác tương đối cũng là độ phi tuyến. Thời gian và tốc độ chuyển đổi: Thời gian chuyển đổi: Thời gian chuyển đổi cần cho 1 lần chuyển đổi hoàn toàn. Đối với phần lớn mạch đổi, thời gian này gọi là nghịch đảo của tốc độ đổi, nếu không có thêm các trì hoãn của hệ thống. Tuy nhiên trong mạch đổi có tốc độ cao, lần đổi mới được lệch bắt đầu trước khi lần đổi trước kết thúc nên thời gian đổi và tốc độ đổi khác nhau. Mạch chuyển đổi tương tự sang số (ADC): Nguyên tắc mạch ADC: Mạch biến đổi ADC (Analog Digital Converter) có bộ phận chính là mạch so sánh: Do đó nhiệm vụ của mạch tạo ra mã số và mạch điều khiển logic là thử một bộ hệ số nhị phân ai sao cho hiệu số điện áp vào chưa biết Va và trị nguyên lượng tử hóa sau cùng nhỏ hơn 1 LSB. Chuyển đổi điện áp tương tự liên tục sang mã nhị phân rời rạc: Sự khác nhau giữa các mạch đổi là cách thức thay đổi điện áp mẫu VR để xác định hệ số nhị phân ai. Điện áp tương tự chưa biết là Va và điện áp chuẩn là VR được nối ở hai ngõ vào của mạch so sánh. Khi VR tăng từ 0 đến điện áp tương tự vào với sai số bằng sai số lượng tử hóa, lúc đó mạch tạo mã số ra có giá trị tương ứng với điện áp vào chưa biết. Mạch ADC dùng điện áp mẫu VR hình nấc thang: Dạng mạch cơ bản: Để tạo điện áp mẫu nấc thang so sánh với điện áp vào dùng mạch ADC mà số nhị phân vào được lấy từ một mạch đếm lên như hình vẽ. Mạch ADC dùng mạch đếm lên xuống: Nếu ngã ra của mạch so sánh cho thấy VR<Va mạch logic sẽ điều khiển mạch đếm lên, còn ngược lại sẽ được điều khiển đếm xuống. Nếu điện áp Va không đổi, VR sẽ tự dao động xung quanh Va với 2 trị số khác nhau 1 LSB. Khi Va thay đổi chậm, VR theo kịp Va khi đó số đếm của mạch là mã nhị phân tương ứng với trị tức thời của điện áp vào. Nhưng nếu Va biến đổi nhanh, VR sẽ không theo kịp Va thì số đếm của mạch đếm không phải là mã nhị phân mong muốn. Mạch ADC lấy gần đúng kế tiếp SAR: Các mạch đếm ở trên đều không được dùng trong thực tế. Ở đây xét mạch đổi lấy gần đúng kế tiếp dùng cách đổi điện áp mẫu một cách hiệu quả hơn khiến số lần chuyển đổi ra mã số n bit chỉ mất n chu kỳ xung CK. Mạch đổi gồm mạch so sánh, mạch ghi chuyển đặc biệt và mạch ADC. Mạch ghi chuyển đặc biệt được gọi là mạch ghi lấy gần đúng kế tiếp (Successive Approximation Register: SAR) là mạch có hợp luôn phần điều khiển logic. Khi có xung bắt đầu mạch SAR được đặt lệch về 0. Ngã ra của DAC được làm lệch ½ LSB để tạo đặc tính chuyển đổi, kế đến SAR đưa bit có nghĩa lớn nhất (MSB) lên 1, các bit khác bằng 0. Số nhị phân ra ở SAR được đưa vào mạch DAC. Nếu VR>Va (điện áp tương tự vào) ngã ra Vc của mạch so sánh mức [0] khiến SAR bỏ đi MSB (làm cho nó bằng 0). Nếu VR<Va thì Vc ở mức cao khiến SAR giữ lại bit MSB (làm cho nó vẫn bằng 1). Tiếp theo, SAR đưa bit có nghĩa kế tiếp lên 1 và được quyết định bởi cách thức như bit MSB ở trên. Tiếp tục như vậy cho đến bit cuối cùng của SAR, lúc đó Va gần VR nhất. Mạch ADC dùng tín hiệu dốc đơn. (Single ramp converter) : Tín hiệu chuẩn từng nấc được tạo bởi mạch ADC có thể được thay thế bởi điện áp chuẩn dốc liên tục do mạch tạo tín hiệu dốc lên liên tục tạo ra. CK Ban đầu: Mạch so sánh SS1 có V(-)=Va >V(+)=Voffset è ngã ra của SS1 là VC1=[0]. Mạch so sánh SS1 có V(+)=Voffset < V(-)=0 è ngã ra của SS1 là VC2=[0]. Khi cho xung START đặt vào mạch đếm n bit về 0 và khởi động mạch tạo tín hiệu dốc lên, VR từ giá trị hơi âm tăng đến khi đường dốc cắt trục 0V. Trong khoảng thời gian t1 – t2. Mạch SS2: V(+)=VR > V(-)=0 è VC2=[1]. Mạch SS1: V(+)=VR < V(-)=Va è VC1=[0]. Tại FF S=0 Q=0 è R=START =1 Q=1. Tại cổng AND Q =1 è Đưa xung CK vào bộ đếm. VC2 Khi VR>Va: Mạch SS1: VR=V(+) > V(-)=Va è VC1=[1]. Tại FF: S=VC1=[1]. Q=1=EOC R= hết xung START =[0] Q=0àĐóng cổng AND lại không cho xung CK vào mạch đếm, tạo tín hiệu EOC. Tín hiệu dốc lên thường được tạo bởi mạch tích phân nối đến điện áp mẫu VR (hình b). Mạch ADC dùng tín hiệu dốc đôi: Mạch đổi này dùng cách lấy tích phân để giải quyết khuyết điểm của mạch đổi dùng tín hiệu dốc đơn. Mạch này gồm mạch lấy tích phân, mạch so sánh, mạch logic điều khiển và mạch đếm n bit. Mạch điều khiển logic sau khi nhận xung START sẽ mở SI, đóng S1 và mở S2. Khi chuyển mạch S1 đóng đưa tín hiệu Va (giả sử âm) vào mạch tích phân để lấy tích phân theo Va. Khi đó ngã ra mạch tích phân sẽ là: è VI(t) =V(-)SS >0. Vì thế ngã ra của mạch so sánh có VC=1. Do đó mở cổng AND cho xung CK vào mạch đếm. Khi mạch đếm tràn (hết cỡ rồi tự động quay về 0). Mạch logic điều khiển mở S1, đóng S2. Chuyển mạch S2 đóng đưa VR vào mạch tính phân để lấy tích phân theo VR (VR>0). Vì thế ngã ra VI giảm từ VImax về 0. Giá trị VImax không đổi trong suốt 2 giai đoạn lấy tích phân t1,t2. Giả sử R,C không đổi trong suốt thời gian chuyển đổi. Đặc tính kỹ thuật của mạch ADC: Độ chính xác bất định do lượng tử hóa: -Điện áp tương tự liên tục được chia thành 2n khoảng gián đoạn. Ở mạch đổi n bit. Các trị tương tự cùng một khoảng được biểu thị cùng một mã số nhị phân. Do đó có một độ chính xác bất định ± ½ LSB bên cạnh các sai số chuyển đổi khác. Trong mạch tín hiệu dốc đơn sai số này thường được phát biểu như ± một số đếm. b.Độ chính xác: Độ chính xác tuyệt đối là sự sai biệt giữa lý thuyết và trị thực tế của điện áp tương tự vào cho một mã nhị phân ra. Vì 1 mã số ra tương ứng với một khoảng hẹp của điện áp tương tự vào nên điện áp tương tự vào ở định nghĩa trên được xem như là điểm giữa khoảng. Sai số tuyệt đối gồm :sai số về độ lợi, về không, độ phi tuyến và do nhiễu. Độ chính xác tương đối giống như độ chính xác tuyêt đối như định nghĩa trong điều kiện trị tràn khung đã được lấy chuẩn vì các điểm rời trên đặc tính chuyển lý thuyết nằm trên một đường thẳng nên độ chính xác tương đối cũng chính xác là độ phi tuyến. c. Chỉnh không và chỉnh độ lợi: Điểm không của mạch đổi ADC được chỉnh sao cho sự chuyển tiếp từ các bit đầu bằng 0 lên LSB xảy ra ở ½.2-n trị tràn khung danh định. Độ lợi được chỉnh cho chuyển tiếp cuối cùng lên các bit đều bằng 1 xảy ra tràn khung (1-3/2.2-n). Điểm 0 của mạch chuyển đổi ADC lưỡng cực được chỉnh sao cho chuyển tiếp đầu trên xảy ra ở toàn khung (1-2-n) và chuyển tiếp cuối xảy ra 0_+ tràn khung (1-3.2-n). B.Khảo sát ADC ICL 7109: Sơ đồ chân: Các thông số về nhiệt độ: Họ IC TẦM NHIỆT ĐỘ HOẠT ĐỘNG ICL 7109MDL -550C à +1250C ICL 7109 IDL -250C à +850C ICL 7109CPL 0 à+700C ICL 7109 MDL/883 -550C à +1250C ICL 7109 IPL -250C à+850C Đặc điểm: + ADC 12 bit nhị phân (cộng với bit cực tính và bit tràn) hoạt động theo phương pháp tích phân hai độ dốc. +Ngõ ra 3 trạng thái tương thích TTL và với kiểu giao tiếp UART thì phù hợp với giao tiếp song song hoặc giao tiếp với hệ thống vi xử lý. +Ngõ vào Run/Hold và Status được dùng để theo dõi và kiểm tra sự chuyển đổi.. .Mức nhiễu thấp khoảng 15 mVp-p. + Dòng ngõ vào khoảng 1pA. +Hoạt động có thể lên đến 30 lần biến đổi trong 1 giây. +Vi mạch bên trong sử dụng dao động thạch anh 3,58MHz sẽ cho 7,5 lần chuyển đổi trong 1 giây. Ngoài ra nó có thể sử dụng dao động RC hoặc bất cứ tần số xung đồng hồ khác để tạo dao động. MÔ TẢ: ICL 7109 thuộc họ CMOS, chuyển đổi nhanh, nguồn nuôi thấp và được thiết kế dễ dàng giao tiếp với vi xử lý. Ngõ ra dữ liệu(12 bit cộng 1 bit cực tính và 1 bit tràn) sẵn sàng giao tiếp song song thông qua sự điều khiển của 2 ngõ vào ENABLE và CHIP SELECT, kiểu giao diện UART sẽ cho phép ICL7109 làm việc với tiêu chuẩn công nghiệp mà ở đó UART sẽ đóng vai trò truyền dữ liệu. Vi mạch ICL7109 có những ưu điểm như: độ chính xác cao, nhiễu không đáng kể và trôi áp thấp đặc biệt rất kinh tế. Ngoài ra nó còn có những thông số khác như: trôi áp thấp hơn 1mV/oc, dòng vào tối đa 10pA và công suất tiêu thụ 20mW làm cho vi mạch này càng trở nên hấp dẫn. CHỨC NĂNG CÁC CHÂN: CHÂN KÝ HIỆU CHỨC NĂNG 1 GND Chân Mass 2 STATUS Ngõ ra lên mức cao trong suốt quá trình biến đổi cho đến khi dữ liệu được chốt lại. Ngõ ra xuống thấp khi tín hiệu được chuyển đổi xong 3 POL Báo cực tính – Mức 1 khi tín hiệu tương tự vào dương 4 OR Bit tràn - Mức 1 nếu tràn. 5 6 7 8 9 10 11 12 13 14 15 16 B12 B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 Bit 12 Bit có trọng số lớn nhất Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 - Bit có trọng số nhỏ nhất Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái 17 TEST Bình thường mức cao. Mức thấp thì tất cả các bit ngõ ra lên cao dùng cho việc kiểm tra. Nối lên cao nếu không dùng. 18 LBEN Chân cho phép xuất byte thấp. Cùng với MODE (Chân 21) mức thấp và chân CE/LOAD (chân 20) mức thấp sẽ cho phép xuất các byte thấp từ B1 đến B8. 19 HBEN Chân cho phép xuất Byte cao. Kết hợp với chân MODE (21) ở mức thấp và chân CE/LOAD ở mức thấp sẽ cho phép xuất Byte cao từ B9 à B12 và bit POL/OR. 20 CE/LOAD Chân cho phép – Kết hợp với chân MODE (21) mức thấp có tác dụng điều khiển cho phép ngõ ra. Khi CE/LOAD ở mức cao sẽ cấm các chân B1 đến B12, POL, OR. 21 MODE Khi ngõ vào ở mức thấp – Các chân CE/LOAD, HBEN, LBEN điều khiển trực tiếp các Byte ngõ ra. Khi được cấp xung – chuẩn bị hoạt động theo kiểu “handshake”. Mức cao – Các chân cho phép CE/LOAD, HBEN, LBEN xem như các ngõ ra và vi mạch hoạt động theo “handshake” 22 23 OSC IN OSC OUT Ngõ vào của dao động Ngõ ra của dao động. 24 OSC SEL Chọn tần số dao động – Mức cao thì tần số và pha tại OSC IN, OSC OUT bằng 1/58 tần số tại BUFF OSC OUT. 25 BUFF OSC OUT Ngõ ra dao động đệm 26 RUN/ HOLD Ngõ vào mức cao – Biến đổi được thực hiện trong 8192 xung đồng hồ. Ngõvào mức thấp – Quá trình biến đổi kết thúc 27 SEND Ngõ vào – Nối lên +5V nếu không dùng. 28 V- Nguồn âm –5V 29 REF OUT Điện áp ngõ ra chuẩn =2,8V 30 BUFFER Ngõ ra khuếch đại đệm 31 AUTO ZERO Tự động điều chỉnh mức 0 32 INTEGER- ATOR Ngõ ra kết hợp. CHÂN KÝ HIỆU CHỨC NĂNG 33 COMMON 34 INPUT LO Ngõ vào tương tự 35 INPUT HI Ngõ vào tương tự 36 REF IN + Điện áp chuẩn dương 37 REF CAP + Ap dương trên tụ 38 REF CAP - Ap âm trên tụ 39 REF IN - Điện áp chuẩn âm. 40 V+ Nguồn cung cấp dương = +5V CHỨC NĂNG CỤ THỂ CỦA CÁC CHÂN ĐIỀU KHIỂN: NGÕ VÀO MODE: Ngõ vào Mode dùng điều khiển trạng thái biến đổi của ngõ ra. khi chân Mode ở mức thấp thì các ngõ ra dữ liệu được truy xuất trực tiếp thông qua sự điều khiển của chân ENABLE và sự điều khiển bên trong vi mạch. Khi ngõ vào Mode được cấp xung thì sự chuyển đổi theo kiểu UART sau đó trở về kiểu chuyển đổi trực tiếp. Còn khi ngõ vào Mode ở mức cao dữ liệu ngõ ra chuyển đổi theo kiểu “HANDSHAKE”. NGÕ RA STATUS: Trong suốt chu kỳ biến đổi, ngõ ra STATUS lên mức cao từ lúc bắt đầu chuyển đổi và xuống mức thấp lúc nửa chu kì xung đồng hồ cuối cùng sau khi dữ liệu biến đổi được chốt lại. NGÕ VÀO RUN/HOLD: Khi ngõ vào RUN /HOLD ở mức cao, vi mạch sẽ tiếp tục thực hiện chu kỳ biến đổi và cập nhật ngõ ra chốt suốt giai đoạn biến đổi. Khi hoạt động ở mức nàymột chu kỳ biến đổi sẽ có 8192 xung. Khi RUN / HOLD ở mức thấp vi mạch lập tức biến đổi và nhảy về chế độ AUTO-ZERO. Đặc tính này dùng để cắt ngang thời gian biến đổi khi mức 0 tác động. Lúc này vi mạch chỉ chờ cho đến khi RUN/HOLD lại lên mức cao. khi RUN/HOLD lên mức cao lại thì sự biến đổi bắt đầu sau 7 chu kỳ xung. Sơ đồ cấu trúc bên trong của ICL 7109: Hình vẽ trên minh họa sự điều khiển cho phép chuyển đổi đối với IC 7109. Để chuẩn bị cho dữ liệu được chuyển đổi thì chân STATUS bắt đầu xuống mức thấp và chân SEND bắt đầu lên mức cao. Khi chân HBEN xuống mức thấp thì 4 bit cao được chuyển đổi và khi chân LBEN xuống mức thấp thì 8 bit thấp tiếp tục được chuyển đổi. GND HIGH ODER BYTE OUT PUTS LOW ODER BYTE OUT PUTS BYTE CONTROL INPUTS DEFFERENTIAL REFERENCE GND REF IN - REF IN + V+ 3.5795 MHz TV CRYSTAL +5V RINT =20KW FOR 0.2 VREF = 200 KW FOR 2.0 V REF 1mF 1MW 0.01mF CAZ CINT RINT 1kW 24kW GND +5V INPUT LOW INPUT HIGH -5V + Mạch kiểm tra:Khảo sát IC74257: Bảng trạng thái: OE SL Yi(i=0-3) 0 0 1 0 1 X Ai Bi ZH IC 74257 là IC đa hợp có ngõ ra 3 trạng thái. Các ngõ vào được chọn nhờ vào chân Select và Output Enable. Họ 54LS và 54S được dùng trong kỹ thuật quân sự với khoảng nhiệt độ làm việc từ –550C ¸ 1250C. Họ 74LS và 74S dùng trong dân dụng có khoảng nhiệt độ làm việc trong khoảng 0 – 700C. Khảo sát IC 7414: IC 7417 là IC có 6 cổng logic not và Schmitt Trigger. Khảo sát vi mạch TL 082 : Vi mạch TL 082 bên trong chứa 2 khuếch đại thuật toán. TL 082 là họ của JFET cho nên làm việc ở chế độ khuếch đại rất ổn định khả năng chống nhiễu tốt. TL 082 thích hợp bộ tích phân nhanh, các bộ khuếch đại, các mạch lọc tích cực và trong máy đo. Các thông số kỹ thuật: Điện áp ±3V ¸ ±18V Công suất 680mV Điều kiện kiểm tra ±15V Độ lợi vòng hở 106dB. Độ phân giải 3 – 20mV Độ tăng điện áp 13ms Dòng tiêu thụ 11,2mA. Khảo sát LM 723: LM 723/LM723C là môt bộ điều chỉnh áp được thiết kế chủ yếu cho những ứng dụng về bộ điều chỉnh. Bởi vì chính bản thân nó cung cấp dòng ra đến 150mA, nhưng khi thêm transistor ngoài, nó có thể cung cấp dòng cho tải bất kỳ mong muốn. Đặc điểm của mạch là tiêu hao dòng thấp và dự trữ cho bộ tuyến tính hay giới hạn dòng nối tiếp. LM 723C giống LM723 ngoại trừ chế độ làm việc bảo đảm ở dãy nhiệt độ 00C-700C thay vì –550C đến 1250C. Sơ đồ chân: Đặc điểm: Dòng ra 150mA khi không có Transistor ngoài. Dòng ra có thể đạt 10A khi sử dụng thêm transistor ngoài. Áp ra cực đại 40V Áp ra có thể điều chỉnh từ 2V đến 37V. Có thể dùng như bộ điều chỉnh tuyến tính hay đóng ngắt. PHẦN C THIẾT KẾ CHƯƠNG III THIẾT KẾ PHẦN CỨNG SƠ ĐỒ KHỐI HỆ THỐNG ĐO: MÔ HÌNH HÌNH HỌC MẠCH CẢM BIẾN MẠCH CẦU WHEASTONE MẠCH CHỈNH OFFSET MẠCH GIAO TIẾP MÁY TÍNH NGUỒN KÍCH DC CHO CẦU NGUỒN DC SƠ LƯỢC CHỨC NĂNG CÁC KHỐI: Mô hình hình học: Mô hình hình học là những mô hình cơ khí sẽ chịu biến dạng dưới tác dụng lực ngoài. Mô hình này kết hợp với miếng cảm biến tạo thành mạch cảm biến phục vụ cho việc đo biến dạng. Các mô hình thường được sử dụng là: + Vòng chịu kéo nén. + Dầm chịu uốn ngang phẳng. + Dầm uốn và xoắn đồng thời. Tuy nhiên mô hình đơn giản và trực quan nhất vẫn là mô hình dầm chịu uốn ngang phẳng. Mạch cảm biến: Cảm biến thường sử dụng là Strain – Gage. Strain – Gage là cảm biến điện trở nghĩa là sẽ thay đổi giá trị điện trở khi bị biến dạng. Mạch cầu Wheatstone: Cầu Wheatstone có cấu tạo gồm 3 điện trở cố định và một điện trở thay đổi (Strain – gage) nối nhau tạo thành mạch cầu. Bình thường khi miếng Strain – gage chưa bị biến dạng thì hai nhánh điện trở cân bằng với nhau. Lúc này nếu ta có 1 nguồn kích vào 2 điểm đối xứng của cầu thì giữa 2 điểm đối xứng còn lại áp ra sẽ bằng không tức cầu cân bằng. Khi có tác dụng lực sẽ làm thay đổi điện trở strain-gage, lúc này cầu mất cân bằng và sẽ xuất hiện điện áp ở ngõ ra. Với sự thay đổi điện trở Strain –gage kéo theo sự thay đổi điện áp ngõ ra. Đó là nguyên lý cơ bản của cầu Wheatstone. Nguồn kích DC: Để cầu Wheatstone hoạt động thì ta phải cung cấp 1 nguồn DC ổn định. Giá trị điện áp kích này thay đổi tùy theo từng bộ cảm biến. Mạch chỉnh Offset: Bình thường, nếu trong điều kiện lý tưởng khi cầu ở trạng thái cân bằng thì điện áp ngõ ra bằng 0V. Tuy nhiên trong thực tế rất khó có thể chỉnh cầu về trạng thái cân bằng nên vẫn có điện áp lệch ở ngõ ra. Mạch offset có tác dụng chỉnh cho điện áp ngõ ra bằng 0V lúc cầu cân bằng. Mạch giao tiếp máy tính: Phần mạch giao tiếp máy tính bao gồm: Mạch khuếch đại, mạch chuyển đổi AD và phần mềm xử lý dữ liệu. Mạch khuếch đại: vì điện áp xuất hiện ở ngõ ra của cầu Wheatstone có giá trị rất bé nên trước khi đưa vào ngõ vào của mạch chuyển đổi AD thì tín hiệu điện áp này phải được khuyếch đại đủ lớn để đáp ứng ngõ vào của mạch AD. Mạch khuyếch đại thường chia làm 3 tầng trong đó có 1 tầng có tác dụng lọc nhiễu nguồn. Mạch chuyển đổi AD: để giao tiếp với máy tính thì tín hiệu tương tự (analog) phải được chuyển sang tín hiệu số (digital) bằng mạch ADC. Tín hiệu số này sẽ được đưa vào máy tính qua cổng máy in. Phần mềm xử lý dữ liệu: phần mềm được viết bằng ngôn ngữ PASCAL với chức năng xử lý để cho ra kết quả dưới các dạng khác nhau THIẾT KẾ PHẦN CỨNG: Mô hình dầm chịu uốn ngang phẳng: Mô hình dầm chịu uốn ngang phẳng là một thanh thẳng có mặt cắt ngang hình chữ nhật B.H (B=50mm, H=5mm). Một đầu được kẹp vào ngàm, đầu kia tự do để treo cân. Tại C có dán một miếng Strain –Gage có phương trùng với phương chính. Hình mô hình kiểm nghiệm dầm chịu uốn Mục đích: xác định ứng suất biến dạng tại vị trí C trên dầm chịu uốn ngang phẳng. Từ đó dựa vào quan hệ cơ học để tìm các đại lượng: độ võng, lực, moment... Chọn cảm biến Strain – Gage và chọn hệ số mạch khuếch đại: Chọn cảm biến có các thông số sau: Chịu lực max : 20000N. Tỷ lệ áp ra trên áp kích là 2mV/V. Ap kích tối đa 15V. Thực tế việc tìm cảm biến rất khó và giá thành rất đắt. Tuy nhiên để minh họa ý tưởng thiết kế nhóm sinh viên thực hiện có liên hệ mượn được strain