Đề tài Tìm hiểu vi xử lý Pentium 4

ác phép toán đơn giản. Điều này thực sự có ý nghĩa vì hiệu năng và tốc độ của vi xử lý phụ thuộc rất nhiều vào các tính toán số nguyên trên ALU. 8. Quad Data Rate FSB của Pentium 4 có thể truyền bốn lần dữ liệu trong một xung clock. Công nghệ này là Quad Pumped hay còn gọi là Quad Data Rate (QDR). QDR khiến cho xung nhịp hiệu dụng tăng lên gấp 4 lần so với xung thực. Nhờ đó các CPU Pentium 4 có thể đạt đến 400Mhz System bus, tốc độ truyền nhận dữ liệu vào-ra CPU là 3.2GBps so với tốc độ tương ứng là 1.06GBps của Pentium III (133Mhz system bus). Real Clock Performance Transfer Rate 100 MHz 400 MHz 3.2 GB/s 133 MHz 533 MHz 4.2 GB/s 200 MHz 800 MHz 6.4 GB/s 266 MHz 1, 066 MHz 8.5 GB/s 9. Enhanced Floating Point & Multimedia Unit Bộ xử lý Pentium 4 mở rộng các thanh ghi dấu chấm động (floating-point register) lên tới 128-bit và tạo thêm một thanh ghi mở rộng nhằm phục vụ việc di chuyển dữ liệu. Do vậy, khả năng xử lý các ứng dụng dấu chấm động (tính toán kết cấu, số liệu tài chính, số liệu khoa học…) và truyền thông đa phương tiện (dựng và xử lý phim video, xử lý hình ảnh đồ họa…) được tăng cường rất nhiều. 10. Streaming SIMD Extension 2 (SSE2) Instructions Là tập lệnh hỗ trợ đồ họa mở rộng được thiết kế cho Pentium 4. Vi kiến trúc Netburst™ (Netburst™ Microarchitecture) mở rộng khả năng xử lý theo kiểu cấu trúc SIMD của các công nghệ Intel® MMX™ và SSE bằng cách thêm vào 144 lệnh mới. Các lệnh này bao gồm các tác vụ số nguyên SIMD 128-bit (128-bit SIMD integer arithmetic operations) và các tác vụ dấu chấm động (128-bit SIMD double-precision floating-point operations). Các lệnh mới này làm tối ưu hóa khả năng thực hịên các ứng dụng như phim video, xử lý âm thanh - hình ảnh, mã hóa, tính toán khoa học ... 11. Hyper Threading (siêu phân luồng) Hyper threading là công nghệ cho phép một CPU vật lý hoạt động trên hệ điều hành như là hai CPU logic hoạt động song song. Nó dựa trên nguyên tắc là vào một thời điểm chỉ có một phần tài nguyên của CPU được sử dụng để thực thi lệnh của một tiến trình, những phần chưa được sử dụng có thể được dùng để thực thi các tiến trình khác. Trong các CPU sử dụng công nghệ Hyper-Threading, mỗi CPU logic sở hữu một tập các thanh ghi, kể cả thanh ghi đếm chương trình PC riêng (separate program counter), CPU vật lý sẽ luân phiên các giai đoạn tìm/giải mã giữa hai CPU logic và chỉ cố gắng thực thi những thao tác từ hai chuỗi lệnh đồng thời theo cách hướng tới những đơn vị thực thi ít được sử dụng. II. SƠ Đồ KHỐI, CẤU TRÚC, CHỨC NĂNG CÁC BỘ PHẬN 1. Sơ đồ khối bộ VXL Intel Pentium IV. Một số điểm đáng chú ý:  Công nghệ Hyper Pipelined với pipeline lên tới 20 stage.  FSB của Pentium IV có mức xung tối thiểu là 400MHz nhờ kỹ thuật QDR (Quad Data Rate), cho phép truyền bốn lần dữ liệu trong một xung clock, nhanh gấp rưỡi system bus 266MHz sử dụng công nghệ Double Data Rate của AMD. Nhờ vậy, băng thông lên đến 3.2GB/s.  Execution Trace Cache: cache lệnh (L1 instruction cache) được chuyển từ trước Fetch Unit ra phía sau Decode Unit và có tên là “Trace Cache”.  Có tới 128 thanh ghi, trong khi CPU của Intel thuộc thế hệ thứ 6 (như Pentium II, Pentium III) chỉ có 40 thanh ghi.  Advanced Dynamic Execution, nâng cao khả năng phỏng đoán nhánh và thực hiện lệnh không theo thứ tự (out-of-order execution).  Rapid Execute Engine, theo đó ALU của Pentium IV làm việc với xung nhịp gấp đôi xung clock của CPU. 1. Hyper Pipeline Trong CPU Pentium III thì pipeline có 10 stage (giai đoạn). Pentium IV có 20 stage. Pentium IV với tên mã “Prescott” 90nm thậm chí còn có tới 31 stage. Intel gọi đây là công nghệ siêu ống lệnh (Hyper Pipelined Technology). Việc tăng độ dài pipeline hướng đến mục tiêu tăng xung nhịp. Có nhiều giai đoạn hơn đồng nghĩa với các đơn vị chức năng có thể được cấu thành với số lượng transitor ít hơn. Và với ít transistor thì sẽ dễ dàng nâng cao xung nhịp, về cơ bản là như vậy. 20 tầng Pipeline của Pentium IV:  Stage 1 & 2 - Trace cache next instruction pointer: tìm vi lệnh tiếp theo sẽ được thực hiện trong BTB (Branch Target Buffer).  Stage 3 & 4 - Trace cache fetch: nạp vi lệnh từ Trace Cache.  Stage 5 - Drive: gửi vi lệnh đến resource allocator và mạch RAT.  Stage 6 - Allocate: kiểm tra tài nguyên CPU cần thiết cho việc thực hiện lệnh. Ví dụ bộ nhớ được dùng làm bộ đệm.  Stages 7 & 8 - Rename: nếu chương trình sử dụng một trong tám thanh ghi chuẩn x86 nó sẽ được đổi tên thành một trong 128 thành ghi của Pentium IV.  Stage 9 - Queue: các vi lệnh được đưa vào các hàng đợi dành riêng cho từng loại (ví dụ: truy cập bộ nhớ, xử lý số nguyên hay dấu chấm động …). Lệnh nằm yên trong hàng đợi cho đến khi có một chỗ trống tương ứng xuất hiện trong scheduler.  Stages 10, 11, 12 - Schedule: scheduler sắp xếp lại các lệnh nhằm giữ cho mọi execution unit đều hoạt động. Ví dụ, nếu đơn vị xử lý dấu chấm động rảnh rỗi, scheduler lấy ra một lệnh xử lý dấu chấm động để gửi cho đơn vị đó, mặc dù lệnh tiếp theo trong chương trình có thể là một lệnh xử lý số nguyên.  Stages 13 & 14 - Dispatch: gửi vi lệnh tới Execution Unit tương ứng.  Stages 15 & 16 - Register Files: đọc register file.  Stage 17 - Execute: vi lệnh được thực hiện.  Stage 18 - Flags: cờ của vi lệnh được cập nhật.  Stage 19 - Branch Check: kiểm tra nhánh của chương trình có cùng với suy đoán của mạch dự đoán rẽ nhánh hay không.  Stage 20 - Drive: gửi kết quả của việc kiểm tra này tới Branch Target Buffer (BTB). Mặc dù về lý thuyết, pipeline dài có thể làm tăng hiệu năng, tuy nhiên, bất chấp điều này, có quá nhiều stage sẽ khiến cho thời gian thực hiện một lệnh dài hơn. Thứ hai là một pipeline dài sẽ trở nên rất kém hiệu quả trong những trường hợp phỏng đoán nhánh sai (branch prediction error). Sẽ mất nhiều thời gian để lấp đầy pipeline một lần nữa. Intel đã triển khai một vài biện pháp để bù lại sự mất mát hiệu năng trong những trường hợp này, đó là Execution Trace Cache và Dynamic Execution Engine. Thực tế là Pentium IV chỉ nhanh hơn Pentium III nhờ hoạt động ở mức xung nhịp cao hơn. Với cùng mức xung nhịp, một CPU Pentium III sẽ nhanh hơn CPU Pentium IV nhờ kích thước pipeline của nó. Bởi vì sự kém hiệu quả của pipeline trong kiến trúc Netburst, thế hệ vi xử lý thứ 8 của Intel (vi kiến trúc Core) quay trở lại với kiến trúc của Pentium M, một kiến trúc dựa trên nền tảng của kiến trúc thế hệ thứ 6 thay vì tiếp tục phát triển thế hệ thứ 7 (Netburst ). 2. Bộ nhớ đệm a. Advanced transfer cache (Advanced L2 cache) Cache L2 của Pentium 4 kết nối với cache dữ liệu L1 qua bus có độ rộng là 256- bit. Trong các thế hệ vi xử lí trước của Intel độ rộng này là 64-bit. Với một vài phép toán đơn giản ta sẽ thấy băng thông giữa cache L2 và nhân là 44.8GB/s với Pentium 4 ở mức xung 1.4 GHz và 48GB/s với Pentium 4 ở mức xung 1.5 GHz, nhanh gấp 4 lần so với thế hệ trước với cùng một xung nhịp. b. Execution trace cache Như trên chúng ta đã biết cache lệnh được chuyển từ trước Fetch Unit ra phía sau Decode Unit và có tên gọi mới là "Trace Cache ". Do đó thay vì lưu trữ vi lệnh để chuẩn bị nạp bằng Fetch Unit thì Trace Cache sẽ lưu trữ những vi lệnh đã được giải mã nhờ Decode Unit. Trace Cache lưu trữ được 12K vi lệnh, mỗi vi lệnh trong Pentium IV có độ rộng 100-bit nên trong Trace Cache có dung lượng 150KB (12288 x 100 /8). Ý tưởng đằng sau cách kiến trúc này là để tối ưu vòng lặp bên trong các chương trình. Khi một lệnh được thực thi nhiều lần, thì vi lệnh đã được giải mã sẵn và lưu trong Trace Cache, và không cần giải mã lại nhiều lần như các VXL thế hệ trước. Giống như Fetch Unit, Trace Cache cũng có Branch Target Buffer (BTB) lên tới 4K vi lệnh. Trong CPU của Intel thế hệ thứ 6, như Pentium III, bộ đệm này chỉ có 512 vi lệnh và trong thế hệ thứ 5, như bộ xử lý Pentium chỉ có 256 vi lệnh. 3. Bộ giải mã - Decoder Từ thế hệ thứ 6, CPU của Intel dùng kiến trúc tập lệnh lai CISC/RISC. Bộ vi xử lí phải chấp nhận các lệnh CISC (Complex Instruction Set Computer), được biết như là tập lệnh của x86. Ngày nay hầu hết phần mềm sử dụng tập lệnh này. Những bộ vi xử lí chỉ sử dụng tập lệnh RISC (Reduced Instruction Set Computer) không thể chạy được những chương trình thông dụng như: Windows, Office... Do đó các CPU hiện nay trên thị trường của cả Intel, AMD đều sử dụng một bộ giải mã CISC / RISC. Bên trong CPU xử lí lệnh kiểu RISC nhưng lại chỉ chấp nhận những lệnh CISC ở đầu vào. Những lệnh CISC x86 được gọi chung là lệnh, còn những lệnh RISC bên trong được gọi là các vi lệnh hoặc “µop”. Những vi lệnh RISC này không thể sử dụng trực tiếp do đó những chương trình sẽ phải sử dụng tập lệnh CISC và được giải mã qua một bộ giải mã (Decoder). Mỗi một CPU sử dụng tập lệnh RISC riêng không công bố rộng rãi và nó không tương thích với vi lệnh của CPU khác. Ví dụ vi lệnh của Pentium III khác với vi lệnh của Pentium IV, khác với vi lệnh của Athlon 64. Tuỳ theo tính phức tạp của lệnh x86 mà nó sẽ được decode thành một số lệnh RISC nào đó. Bộ giải mã của Pentium IV có thể giải mã một lệnh x86 mỗi xung clock thông thường một lệnh x86 giải mã cần 4 vi lệnh. Nếu một lệnh x86 phức tạp có thể nhiều hơn 4 vi lệnh, nó được định hướng trong bộ nhớ ROM (“Microcode ROM” ở hình trên). “Microcode ROM” còn được gọi là MIS (Microcode Instruction Sequencer) lưu danh sách tất cả các lệnh cùng mô tả các vi lệnh tương ứng sẽ được dịch ra. 4. Allocator và Register Renamer Trong giai đoạn alloc, allocator sẽ:  Dành ra một trong 126 reorder buffers (ROB) cho vi lệnh hiện thời. Nó cho phép thực hiện vi lệnh không theo thứ tự (out-of-order), CPU có thể đặt chúng trở lại thứ tự cũ sủ dụng bảng này.  Dành ra một trong 128 register files (RF) để lưu trữ kết quả dữ liệu từ xử lí vi lệnh.  Nếu vi lệnh là nạp (LOAD) hoặc ghi (STORE), có nghĩa là nó sẽ đọc hoặc viết dữ liệu trên bộ nhớ RAM, nó sẽ dành một trong số 48 bộ đệm nạp (Load Buffers - LB) hoặc một trong 24 bộ đệm lưu trữ (Store Buffers - SB)tương ứng.  Dành ra một đầu vào trên bộ nhớ hoặc hàng đợi, tuỳ thuộc vào từng vi lệnh. Tập lệnh CISC x86 chỉ có 08 thanh ghi 32-bit (EAX, EBX, ECX, EDX, EBP, ESI, EDI và ESP). Số này đơn giản là quá ít, đặc biệt là khi CPU có thể thực thi theo kiểu out-of-order. Do đó, CPU phải đổi tên và nội dung của những thanh ghi được sử dụng trong chương trình thành một trong 128 thanh ghi của CPU, điều này cho phép những lệnh sử dụng cùng thanh ghi có thể chạy đồng thời. Thậm trí out-of-order, có nghĩa là cho phép lệnh thứ hai chạy trước lệnh thứ nhất ngay cả khi chúng sử dụng cùng một thanh ghi. Chúng ta cần chú ý rằng Pentium IV thực sự có tới có 256 thanh ghi: 128 cho những lệnh số nguyên và 128 thanh ghi cho lệnh dấu chấm động và lệnh SSE. Renamer của Pentium IV có khả năng xử lí ba vi lệnh trong một xung clock. Sau đó từ renamer vi lệnh đi tới hàng đợi. 5. Scheduler Scheduler là trái tim của hệ thống out-of-order Pentium IV. Mục đính của Scheduler là giữ cho mọi execution unit trong CPU luôn luôn làm việc. Các vi lệnh tới scheduler sẽ được nó phân tích và đặt vào một trong bốn scheduler unit tùy theo kiểu của vi lệnh:  Memory scheduler unit: cho những vi lệnh liên quan đến bộ nhớ. Những vi lệnh này đến từ hàng đợi của các vi lệnh bộ nhớ (memory microinstruction queue).  Fast scheduler unit: cho những vi lệnh đơn giản.  Slow / General FP scheduler unit: cho những vi lệnh khác và những vi lệnh xử lý dấu chấm động phức tạp.  Simple FP scheduler unit: cho những vi lệnh dấu chấm động đơn giản. Scheduler sắp xếp những vi lệnh theo kiểu của chúng. Sau đó nó có thể gửi mỗi vi lệnh trực tiếp tới Execution Unit tương ứng để xử lí. Những Execution Unit được nối tới Scheduler qua 04 cổng gửi đi (dispatch port) được đánh số từ 0 tới 3, như hình dưới đây: 6. Execution Unit Như đã đề cập, Pentium IV có bốn cổng gửi đi đánh số từ 0 tới 3. Mỗi cổng được nối tới một, hai hoặc ba đơn vị thực thi (execution unit). Pentium IV có 05 execution unit làm việc song song (02 FPU cho số dấu chấm động, 03 ALU cho số nguyên) và thêm 02 AGU để đọc và ghi dữ liệu vào bộ nhớ RAM. Các execution unit, kể cả cùng loại, được chia ra phục vụ những loại vi lệnh khác nhau như hình vẽ: Phần chính của Rapid Execution Engine là các rapid execution unit, bao gồm hai ALU và hai AGU được đánh dấu “clock x2” trên hình vẽ. Các vi lệnh đơn giản có thể được thực thi bằng những đơn vị này và chỉ mất một nửa xung clock, những lệnh dịch và xoay không thể được thực thi được bằng các rapid execution unit sẽ được gửi đến “Slow ALU”. Cổng 0 và 1 có thể gửi hai vi lệnh trong một xung clock tới 2 rapid execution ALU, do đó số lượng tối đa các vi lệnh có thể được chuyển đi trong một xung clock là 6:  Hai vi lệnh cho cổng 0  Hai vi lệnh cho cổng 1  Một vi lệnh cho cổng 2  Một vi lệnh cho cổng 3 Một điều chúng ta cần nhớ là những lệnh phức tạp có thể cần đến vài xung clock để xử lí. Ví dụ ở cổng số 1, có một đơn vị xử lý dấu chấm động. Trong khi đơn vị này đang xử lý một lệnh rất phức tạp mất vài xung clock, cổng 1 sẽ vẫn tiếp tục nhận các lệnh đơn giản nó và chuyển đến ALU trong khi FPU còn bận. Nếu để ý một chút, ta thấy Intel đặt vào cùng một cổng một fast unit và một complex (slow) unit. Khi complex unit còn đang bận tính toán, đơn vị còn lại có thể tiếp tục nhận vi lệnh từ cổng tương ứng. Nên, mặc dù tối đa chỉ có 6 lệnh được chuyển, thực sự CPU có thể có đến 7 lệnh cùng được xử lý một lúc. III. TẬP LỆNH  Khuôn dạng lệnh P4  Các nhóm lệnh: 1. General Pupose (Nhóm lệnh chung) 2. System Instructions (Các lệnh hệ thống) 3. x87 FPU 4. x87 FPU và SIMD 5. Công nghệ MMX 6. SSE 7. SSE2 8. SSE3 9. IA-32e: 64-Bit Mode (chế độ 64 bit) 1. General-purpose instructions Đây là nhóm lệnh tính toán cơ sở mà lập trình viên thường xuyên sử dụng nhất. Bao gồm:  Các lệnh truyền dữ liệu (data transfer instructions)  Các phép tính số học nhị phân (binary arithmetic instructions)  Các phép tính số học thập phân (decimal arithmetic instructions)  Các phép tính luận lý (logical instructions)  Các lệnh dịch và xoay (shift và rotate instructions)  Các lệnh thao tác trên Bit và Byte (Bit và Byte instructions)  Các câu lệnh điều khiển (control transfer instructions)  Các lệnh xử lý chuỗi (string instructions)  Các lệnh vào ra (I/O instructions)  Bắt đầu, ra khỏi khối lệnh (enter và leave instructions)  Điều khiển các cờ (EFLAG)  Các câu lệnh với thanh ghi đoạn (segment register instructions)  Các lệnh khác Bảng sau tóm tắt các lệnh thông dụng của nhóm này: Tên Đối số Phép toán Mô tả Nhóm lệnh mov SRC, DST DST = SRC Sao chép nguồn vào đích Truyền dữ liệu xchg SRC, DST DST = SRC, SRC = DST Hoán chuyển đẩy SRC (%esp) = SRC; %esp -= 4; Đẩy vào stack pop DST DST = (%esp); %esp += 4; Lấy ra khỏi stack xor SRC, DST DST = DST ^ SRC Bitwise xor Luận lý or SRC, DST DST = DST | SRC Bitwise or và SRC, ST DST = DST & SRC Bitwise và cmp A, B EFLAGS = B - A So sánh Số học test A, B EFLAGS = B & A Và inc DST DST++ Tăng dec DST DST- Giảm add SRC, DST DST = DST + SRC Cộng sub SRC, DST DST = DST - SRC Trừ mul SRC %edx:%eax = %eax * SRC Nhân (không dấu) imul SRC %edx:%eax = %eax * Nhân (có dấu) SRC div SRC %edx = %eax MOD SRC; %eax = %eax / SRC; Chia (không dấu) idiv SRC %edx = %eax MOD SRC; %eax = %eax / SRC; Chia (có dấu) jmp LABEL Nhảy vô điều kiện Các lệnh nhảy je LABEL Nhảy nếu bằng jne LABEL Nhảy nếu không bằng jg LABEL Nhảy nếu lơn hơn jge LABEL Nhảy nếu lớn hơn hoặc bằng jl LABEL Nhảy nếu nhỏ hơn jle LABEL Nhảy nếu nhỏ hơn hoặc bằng call LABEL Gọi thủ tục con loop LABEL Vòng lặp loope LABEL loopz LABEL loopnz LABEL int INT_NR Gây ra ngắt số hiệu INT_NR Khác 2. NHÓM LỆNH HỆ THỐNG (system instruction) Các lệnh này dùng để hỗ trợ hệ điều hành trong việc điều khiển các chức năng của bộ VXL. Sau đây là một số lệnh thường gặp: Lệnh Chức năng LGDT/ SGDT Nạp/lưu thanh ghi bảng mô tả toàn cục (GDT register) LTR/STR Nạp/nhớ thanh ghi tác vụ LLDT/SLDT Nạp/lưu thanh ghi bảng mô tả cục bộ(LDT register) LAR Nạp quyền truy cập LIDT/SIDT Nạp/lưu thanh ghi bảng mô tả ngắt (IDT register) LMSW/SMSW Nạp/lưu trạng thái VERR/VERW Xác nhận đoạn để đọc/ghi INVD/WBINVD Vô hiệu hóa cache, không ghi/ghi trở lại XSAVE Lưu các cờ mở rộng vào bộ nhớ XGETBV/ XSETBV Đọc/ghi trạng thái của một thanh ghi điều khiển mở rộng LOCK(prefix) Khóa bus RDPMC Đọc bộ đếm giám sát hiệu năng XRSTOR Khôi phục các cờ mở rộng từ bộ nhớ ARPL Điều chỉnh quyền ưu tiên 3. X87 FPU (Floating Point Unit) instructions - các lệnh sử dụng đơn vị tính toán dấu chấm động Tuy không thuộc nhóm các lệnh cơ bản nhưng đây là một nhóm rất quan trọng có trong tất cả các vi xử lý x86 hiện đại. Nhóm lệnh này hỗ trợ tính toán trên số nguyên, số thực dấu chấm động, xử lý thập phân/nhị phân … Đó là cơ sở cho các tính toán đồ họa và khoa học phức tạp của các hệ thống bên trên.  x87 FPU Data Transfer Instructions (tập lệnh di chuyển dữ liệu) FLD/FST: tải/lưu giá trị dấu phẩy động FILD/FIST:tải/lưu số nguyên FCMOVE/FCMOVNE:di chuyển số dẩu phảy động vs điều kiện bằng nhau/không bằng nhau, v..v…  x87 FPU Basic ArithmetiC Instructions(tập lệnh số học cơ bản) thực thi trên các toán hạng số nguyên và số thực dấu chấm động; FADD/ FSUB: cộng/trừ toán hạng số thực dấu chấm động FISUB: trừ số nguyên FMUL/FIMUL: nhân toán hạng số thực dấu chấm động/số nguyên ..v…v  x87 FPU Comparison Instructions (các lệnh so sánh) kiểm tra hoặc so sánh các toán hạng số nguyên/số thực chấm động: FCOM/FXAM: so sánh/kiểm tra các toán hạng dấu phảy động, FTST kiểm tra toán hạng dấu phảy động (so sánh với 0.0) FICOMP : so sánh các số nguyên FCOMI : so sánh các số thực dấu chấm động và đặt EFLAGS (Compare floating- point and set EFLAGS) …v…v  x87 FPU Transcendental Instructions (các lệnh siêu việt) thực thi các phép tính lượng giác và logarit trên các toán hạng dấu phảy động  x87 FPU Load Constants Instructions (các lệnh tải hằng số) các lệnh này sẽ tải các hằng số phổ biến vào các thanh ghi x87 floating-point FLDZ Load +0.0, FLDPI Load π, FLDLG2 Load log10,FLDL2E Load log2e, FLDLN2 Load loge, FLDL2T Load log210  x87 FPU Control Instructions (các lệnh điều khiển) FINCSTP/ FDECSTP: Increment/ Decrement FPU register stack pointer FFREE : giải phóng thanh ghi chứa số thực dấu chấm động (Free floating-point register) FSTENV: lưu trữ môi trường FPU sau khi đã kiểm tra các điều kiện lỗi ( Store FPU environment after checking error conditions) FRSTOR : khôi phục các vùng FPU (Restore FPU state) 4. X87 FPU and SIMD state management instructions Được giới thiệu từ dòng VXL Pentium II, SIMD (Single Instruction, Multiple Data: một lệnh đơn,nhiều dữ liệu) cho phép một lệnh xử lý một số mục dữ liệu đồng thời. Các tập lệnh MMX, SSE được xây dựng xoay quanh khái niệm này. FXSAVE : lưu x87 FPU và SIMD FXRSTOR : khôi phục x87 FPU và SIMD Ban đầu,các lệnh này chỉ thực thi trên thanh ghi x87 FPU(và MMX) để lưu và khôi phục một cách nhanh chóng, với sự giới thiệu của SSE ( phần mở rộng trong Pentium III, các lệnh này được mở rộng để lưu và khôi phục trên các thanh ghi XMM và MXCRS 5. CÔNG NGHỆ MMX Tập lệnh gồm 57 lệnh multimedia do Intel phát triển năm 1997. Mục đích chính của MMX là nâng cao hiệu quả xử lý các lệnh lặp về âm thanh, hình ảnh và đồ họa. Máy đạt được điều này phần nào do một dòng lệnh đơn có thể xử lý đồng thời một số mục dữ liệu Các lệnh MMX được thực hiện trên các gói byte, word, doubleword, quadword được chứa trong bộ nhớ, thanh ghi MMX, thanh ghi chung. Các lệnh MMX chỉ được thực hiện trên các VXL được hỗ trợ công nghệ MMX. Các lệnh MMX được chia thành các nhóm sau a. MMX Data Transfer Instructions (các lệnh di chuyển dữ liệu) Các lệnh này sẽ di chuyển các toán tử doubleword và quadword giữa các thanh ghi MMX, thanh ghi MMX và bộ nhớ MOVD : di chuyển doubleword MOVQ : di chuyển quadword b. MMX Conversion Instructions (các lệnh chuyển đổi ) Chuyển qua lại giữa bytes, words, and doublewords c. MMX Packed Arithmetic Instructions (các lệnh số học) The packed arithmetic instructions perform packed integer arithmetic on packed byte, word, and doubleword integers. (các lệnh này thực hiện việc đóng gói các phép toán số học thao tác trên số nguyên vào các gói byte, word, doubleword ) PADDB/ PADDW/ PADDD: Add packed byte/word/doubleword integers PSUBB/ PSUBW/ PSUBD: Subtract packed byte/word/doubleword integers PMULHW / PMULLW: Multiply packed signed word integers and store high/low result PMADDWD: Multiply and add packed word integers d. MMX Comparison Instructions (các lệnh so sánh) The compare instructions compare packed bytes, words, or doublewords. (So sánh giữa byte, word, doubleword) PCMPEQB Compare packed bytes for equal (so sánh byte) PCMPEQW Compare packed words for equal (so sánh word) PCMPEQD Compare packed doublewords for equal(so sánh doubleword) e. MMX Logical Instructions (các lệnh logic) Thực thi các toán tử logic cơ bản AND, NOT, OR, XOR trên các toán hạng quadword f. MMX Shift and Rotate Instructions (các lệnh dịch và quay) The shift and rotate instructions shift and rotate packed bytes, words, or doublewords, or quadwords in 64-bit operands. ( các lệnh này sẽ dịch và quay các byte, word, doubleword hoặc quadword trên các toán hạng 64-bit). Một số lệnh: PSLLW/ PSLLD/ PSLLQ Shift packed words/doublewords/quadwords left logical(dịch trái logic word/doubleword/quadword) PSRAW/ PSRAD Shift packed words/ doublewords right arithmetic (dịch phải số học word/doubleword) 6. SSE instructions Là mở rộng của kiến trúc đơn dòng lệnh đa dữ liệu(SIMD) với công nghệ MMX, SSE chỉ có thể thực thi trên các VXL Intel 64 và IA-32 mà hỗ trợ các mở rộng SSE Thêm 70 lệnh mới giúp cải thiện hình ảnh, âm thanh và video 3D, tiếng nói, và các chức năng Internet. a. SIMD single-precision floating-point instructions that operate on the XMM registers - thực thi với toán hạng dấu chấm động có độ chính xác đơn, trên các thanh ghi XMM Nhóm lệnh này được chia thành các nhóm nhỏ hơn:  Các lệnh di chuyển dữ liệu (Data Transfer Instructions) SSE truyền dữ liệu: di chuyển toán hạng dấu chấm động có độ chính xác đơn giữa các thanh ghi XMM và giữa các thanh ghi XMM với bộ nhớ  Các lệnh số học (Arithmetic Instructions) thực hiện các phép tính số học giữa các toán tử dấu phảy động có độ chính xác đơn.một số lệnh ADDPS: cộng các giá trị số thực dấu phảy động với độ chính xác đơn SQRTPS: tính căn bậc 2  Các lệnh so sánh (Comparison Instructions) các lệnh này sẽ so sánh các toán hạng dấu chấm động có độ chính xác đơn. Ví dụ: CMPPS: so sánh các giá trị số thực dấu phảy động với độ chính xác đơn  Các lệnh logic (Logical Instructions): các lệnh này sẽ thực thi các toán tử AND, OR, NOT, XOR trên các toán hạng dấu chấm động có độ chính xác đơn  Các lệnh chuyển đổi (Conversion Instructions) CVTPI2PS: Convert packed doubleword integers to packed single-precision Floating point values ( chuyển các số nguyên doubleword thành giá trị dấu chấm động có độ chính xác đơn) b. SSE MXCSR State Management Instructions (quản lý các MXCSR) LDMXCSR: tải thanh ghi MXCSR (load MXCSR register) STMXCSR: Save MXCSR register state. 7. Streaming SIMD Extension 2 (SSE2) Instructions Là tập lệnh hỗ trợ đồ họa mở rộng được thiết kế cho Pentium 4 Northwood .SSE2 có 144 lệnh mới. Các lệnh này bao gồm các tác vụ số Nguyên SIMD 128-bit (128-bit SIMD integer arithmetic operations) và các tác vụ dấu chấm động với độ chính xác kép SIMD 128-bit (128-bit SIMD double-precision floating-point operations). Các lệnh mới này làm tối ưu hóa khả năng thực hịên các ứng dụng như phim video, xử lý âm thanh - hình ảnh, mã hóa, tài chính, thiết kế và nghiên cứu khoa học, kết nối mạng trực tuyến... SSE2 extensions đại diện cho 1 sự mở rộng của mô hình thực thi SIMD(the SIMD execution model) được giới thiệu với công nghệ MMX và SSE2 extension, các lệnh SSE2 thực hiện trên gói chứa các toán hạng dấu chấm động với độ chính xác gấp đôi và các gói byte, word, doubleword và quadword trong các thanh ghi XMM, tập lệnh SSE2 chỉ được thực hiện trên các VXL được hỗ trợ SSE2 extensions. c. Double-precision floating-point instructions( các lệnh thực hiện trên các toán hạng số thực dấu chấm động có độ chính xác kép) bao gồm:  Di chuyển dữ liệu: di chuyển dữ liệu dấu chấm động có độ chính xác kép giữa các thanh ghi XMM, thanh ghi XMM và bộ nhớ.ví dụ  MOVAPD: di chuyển hai giá trị dấu chấm động có độ chính xác đơn giữa thanh ghi XMM hoặc giữa thanh ghi XMM và bộ nhớ  Số học: thực hiện các phép toá